第六章_数电课件
合集下载
数字电子电路第6章6.1PPT课件
能够运用所学知识解决 简单的组合逻辑电路问 题。
02 数字电子电路概述
定义与分类
定义
数字电子电路是处理和传输二进 制数字信号的电子电路，主要由 逻辑门、触发器等数字逻辑电路 组成。
分类
根据功能和结构的不同，数字电 子电路可以分为组合逻辑电路和 时序逻辑电路两大类。
数字电子电路的应用
01
02
03
根据设计规模和性能要求 ，选择合适的PLD类型（如 FPGA、CPLD等）。
使用硬件描述语言（如 Verilog或VHDL）或原理图 输入方式，完成设计输入。
使用EDA工具将设计输入 编译成可编程格式，并进 行仿真验证。
将编译后的设计文件下载 到PLD中，完成编程。
06 数字电子电路的实验与实 践
广泛的应用。
数字电子电路的发展趋势
高速化
随着通信技术的发展，数字电子 电路的处理速度越来越高，以满 足高速数据传输和处理的需求。
低功耗
随着便携式电子设备的普及，低功 耗已成为数字电子电路的重要发展 趋势，以延长设备的使用时间。
集成化
随着半导体工艺的进步，数字电 子电路的集成度越来越高，芯片 上集成了更多的功能模块。
数字电子电路实验项目
基本逻辑门电路实验
通过搭建基本逻辑门电路，如与门、或门、非门等，了解逻辑门 电路的工作原理和特性。
触发器实验
通过实验了解不同类型触发器（如RS触发器、D触发器等）的工作 原理和特性，掌握其应用。
时序电路实验
通过搭建时序电路（如计数器、寄存器等），了解时序电路的工作 原理和特性，掌握其应用。
基本门电路
介绍实现逻辑功能的基本门电路，如 与门、或门、非门等，以及它们的工 作原理和特性。
02 数字电子电路概述
定义与分类
定义
数字电子电路是处理和传输二进 制数字信号的电子电路，主要由 逻辑门、触发器等数字逻辑电路 组成。
分类
根据功能和结构的不同，数字电 子电路可以分为组合逻辑电路和 时序逻辑电路两大类。
数字电子电路的应用
01
02
03
根据设计规模和性能要求 ，选择合适的PLD类型（如 FPGA、CPLD等）。
使用硬件描述语言（如 Verilog或VHDL）或原理图 输入方式，完成设计输入。
使用EDA工具将设计输入 编译成可编程格式，并进 行仿真验证。
将编译后的设计文件下载 到PLD中，完成编程。
06 数字电子电路的实验与实 践
广泛的应用。
数字电子电路的发展趋势
高速化
随着通信技术的发展，数字电子 电路的处理速度越来越高，以满 足高速数据传输和处理的需求。
低功耗
随着便携式电子设备的普及，低功 耗已成为数字电子电路的重要发展 趋势，以延长设备的使用时间。
集成化
随着半导体工艺的进步，数字电 子电路的集成度越来越高，芯片 上集成了更多的功能模块。
数字电子电路实验项目
基本逻辑门电路实验
通过搭建基本逻辑门电路，如与门、或门、非门等，了解逻辑门 电路的工作原理和特性。
触发器实验
通过实验了解不同类型触发器（如RS触发器、D触发器等）的工作 原理和特性，掌握其应用。
时序电路实验
通过搭建时序电路（如计数器、寄存器等），了解时序电路的工作 原理和特性，掌握其应用。
基本门电路
介绍实现逻辑功能的基本门电路，如 与门、或门、非门等，以及它们的工 作原理和特性。
第6部分数字电路-
总目录 章目录 返回 上页 下页
6.3 触发器
触发器：
是一种具有记忆功能的逻辑单元电路，它能储存一位二 进制码。
特点：
（1）有两个稳定状态“0”态和“1”态，也称为双稳态触发器； （2）在触发信号的作用下，能从一个稳态翻转到另一个稳态， 因此取名触发器。 （3）在触发信号消失后，新获得的状态能保存下来，具有 记忆功能。
数字信号 t
尖顶波
非数字信号
t
注意：
这里的“0”和“1”不代表数值的大小，
只表示两种对立的状态。
脉冲信号
正逻辑：高电平为“1”，低电平为“0”
负逻辑：高电平为“0”，低电平为“1”
总目录 章目录 返回 上页 下页
处理模拟信号的电路称为模拟电路。
处理数字信号的电路称为数字电路。
数字电路的特点：
(1) 数字电路有利于集成化 数字电路中，数字信号只有高、低电平两种状态。在其
总目录 章目录 返回 上页 下页
（3）二 十进制数相互转换 ① 二进制数转换为十进制数 方法：将二进制数各位数值相加，得到等值的十进制数。
如：( 1) 0 2 1 0 2 3 0 1 2 2 0 2 1 1 2 0 (1 9 0)
② 十进制数转换为二进制数 方法：除2取余法。
总目录 章目录 返回 上页 下页
现 态
基本RS触发器真值表（特性表）
次 态
：
：
输S
R
Qn Qn+1 逻辑功能
输
入
入
信 号0 到
1
0 1
1
置1
信 号 到
来 之
1
0
0 1
0
置0
来 之
6.3 触发器
触发器：
是一种具有记忆功能的逻辑单元电路，它能储存一位二 进制码。
特点：
（1）有两个稳定状态“0”态和“1”态，也称为双稳态触发器； （2）在触发信号的作用下，能从一个稳态翻转到另一个稳态， 因此取名触发器。 （3）在触发信号消失后，新获得的状态能保存下来，具有 记忆功能。
数字信号 t
尖顶波
非数字信号
t
注意：
这里的“0”和“1”不代表数值的大小，
只表示两种对立的状态。
脉冲信号
正逻辑：高电平为“1”，低电平为“0”
负逻辑：高电平为“0”，低电平为“1”
总目录 章目录 返回 上页 下页
处理模拟信号的电路称为模拟电路。
处理数字信号的电路称为数字电路。
数字电路的特点：
(1) 数字电路有利于集成化 数字电路中，数字信号只有高、低电平两种状态。在其
总目录 章目录 返回 上页 下页
（3）二 十进制数相互转换 ① 二进制数转换为十进制数 方法：将二进制数各位数值相加，得到等值的十进制数。
如：( 1) 0 2 1 0 2 3 0 1 2 2 0 2 1 1 2 0 (1 9 0)
② 十进制数转换为二进制数 方法：除2取余法。
总目录 章目录 返回 上页 下页
现 态
基本RS触发器真值表（特性表）
次 态
：
：
输S
R
Qn Qn+1 逻辑功能
输
入
入
信 号0 到
1
0 1
1
置1
信 号 到
来 之
1
0
0 1
0
置0
来 之
数字电子技术第6章时序逻辑电路简明教程PPT课件
6.2.2 同步时序逻辑电路分析举例 【例题6.1】 分析如图6-3所示的时序电路的逻辑功能。写出电路的驱动方程、状态 方程和输出方程，计算出状态转换表，画出状态转换图和时序图，说明电路能否自 启动。
图6-3 例题6.1的逻辑电路
解：该电路为同步时序电路 (1) 写出触发器的驱动方程。
J 1 K1 Q3 J 2 K 2 Q1 J Q Q ；K Q 1 2 3 3 3
n n n Q3 Q2 Q1
n 1 n 1 n 1 Y Q3 Q2 Q1
0 0 0 0 1
0 0 1 1 0
0 1 0 1 0
0 0 0 1 0
0 1 1 0 0
1 0 1 0 0
0 0 0 0 1 1 1 1
1 0 1 1 1 0 1 1 1
0 1 1 0 1 0 0 0 1
最后还要检查一下得到的状态转换表是否包含了电路所有可能出现的状态。由 于的状态组合共有8种，而根据上述计算过程列出的状态转换表中只有5种，缺少101、 110、111这3种状态。所以还需要将这3种状态分别代入状态方程和输出方程进行计 算，并将计算结果列入表中。至此，才得到完整的状态转换表。 (5) 画出状态转换图。 若以圆圈表示电路的各个状态，以箭头表示状态转换的方向，同时还在箭头旁注明 了状态转换前的输入信号的取值和输出值，这样便得到了时序电路的状态转换图。通常将 输入信号的取值写在斜线之上，将输出值写在斜线以下。
6.1.3 时序逻辑电路的功能描述 时序电路一般可以用驱动方程、状态方程和输出方程来描述。 图6-2中的X(x1，x2，…，xi)为时序逻辑电路的输入信号，Y(y1，y2，…，yj)为 输出信号，Z(z1，z2，…，zk)为存储电路的输入信号，Q(q1，q2，…，ql)为存储 电路的输出信号，也表示时序逻辑电路的状态。这些信号之间的逻辑关系可以用3 个方程组来描述。
数字电子技术基础课件 第6章2(共35张PPT)
2、可以用一个或多个十进制计数器组成任意进制的计数器，具体可以采用 置零法和置数法。
作业：第4版 P302 题5.9 题 5.10 第5版 P349 题6.12 题6.14
异步二进制加法计数器 异步二进制减法计数器
（三）、任意进制计数器的构成方法
（一）、同步计数器 1、同步二进制加法计数器
10110 11
+
1
1011100
用T触发器构成的
同步二进制加法计数器
驱动方程
将驱动方程代入如下特性方程得状态方程
状态方程
输出方程
状态转换表
状态转换图
时序图
2、同步二进制减法计数器
第六章 时序逻辑电路
一、概述
二、同步时序逻辑电路的分析方法 三、若干常用时序逻辑电路
1、寄存器和移位寄存器
2、计数器
四、同步时序逻辑电路的设计方法
第一讲
第二讲
第三讲
第六章 时序逻辑电路 (第二讲）
计数器
计数器是典型的时序电路，所谓计数，就是统计时 钟脉冲（CLK）的个数。还可以用于分频、定时、产 生节拍脉冲和脉冲序列以及进行数字运算等。
10110 0 0
-
1
用T触发器构成的
同步二进制减法计数器
3、同步十进制 加法计数器
驱动方程
状态方程
输出方程
CQ0Q3
状态转换表
状态转换图
同步十进制加法计数器74160
同步计数器同样有传输延迟时间，但触发器之间无延迟，而是共同对被计数CLK的延迟。
四、同步时序逻辑电路的设计方法
+
1
关于同步计数器的传输延时时间问题
2、 由下降沿T触发器构成的异步二进制减法计数器
作业：第4版 P302 题5.9 题 5.10 第5版 P349 题6.12 题6.14
异步二进制加法计数器 异步二进制减法计数器
（三）、任意进制计数器的构成方法
（一）、同步计数器 1、同步二进制加法计数器
10110 11
+
1
1011100
用T触发器构成的
同步二进制加法计数器
驱动方程
将驱动方程代入如下特性方程得状态方程
状态方程
输出方程
状态转换表
状态转换图
时序图
2、同步二进制减法计数器
第六章 时序逻辑电路
一、概述
二、同步时序逻辑电路的分析方法 三、若干常用时序逻辑电路
1、寄存器和移位寄存器
2、计数器
四、同步时序逻辑电路的设计方法
第一讲
第二讲
第三讲
第六章 时序逻辑电路 (第二讲）
计数器
计数器是典型的时序电路，所谓计数，就是统计时 钟脉冲（CLK）的个数。还可以用于分频、定时、产 生节拍脉冲和脉冲序列以及进行数字运算等。
10110 0 0
-
1
用T触发器构成的
同步二进制减法计数器
3、同步十进制 加法计数器
驱动方程
状态方程
输出方程
CQ0Q3
状态转换表
状态转换图
同步十进制加法计数器74160
同步计数器同样有传输延迟时间，但触发器之间无延迟，而是共同对被计数CLK的延迟。
四、同步时序逻辑电路的设计方法
+
1
关于同步计数器的传输延时时间问题
2、 由下降沿T触发器构成的异步二进制减法计数器
数电课件第6章
此后可从 Q0 ～ Qn-1 端获得并行的 n 位二进制数码， 再用n个CLK脉冲又可实现串行输出操作。 （ 3 ）若串行输入端状态为 0 ，则 n 个 CLK 脉冲后， 寄存器便被清零。
举例: 题6.10、6.27
双向移位寄存器
S1S0用来选择工作状态
三种输入方式： 并行输入：D0D1D2D3 右移串行输入: DIR 左移串行输入: DIL 输出方式： 并行输出：Q0Q1Q2Q3
加 /减 选择
CPI S LD U D
使能端
工作状态 保持
S U/D
X
1
1
X
X
X
0
0
1
X
0
预置数(பைடு நூலகம்步)
加计数
0
1
1
减计数
进/借位
74LS191具有异步置数功能.
b.双时钟加/减计数器74LS193
C B LD
B C LD
74LS193具有异步清零和异步置数功能.
2、同步十进制计数器
同步十进制加法计数器: 在同步二进制加法计
③根据状态方 程和输出方程 计算、列状态 转换表
输入 现
A 0 0 0 0 1 0 0 1 1 0
态 0 1 0 1 0
次 态
* Q2
输出 1 0 1 0 1 0 1 0 Y 0 0 0 1 1 0 0 0
Q2 Q1
0 1 1 0 1 1 0 0
Q1*
* Q1 Q1 状态方程： * Q2 A Q1 Q2
X
X X
1 1 1
74161具有异步清零和同步置数功能.
74163具有同步清零和同步置数功能.
题6.12
②同步二进制减法计数器 原理：根据二进制减法运算规 则可知：在多位二进制数末 位减1时，先判断，若第i位 以下皆为0时，则第i位应翻 转。 • 由此得出规律，若用T触 发器构成计数器，则第i位 触发器输入端Ti的逻辑式应 为：
举例: 题6.10、6.27
双向移位寄存器
S1S0用来选择工作状态
三种输入方式： 并行输入：D0D1D2D3 右移串行输入: DIR 左移串行输入: DIL 输出方式： 并行输出：Q0Q1Q2Q3
加 /减 选择
CPI S LD U D
使能端
工作状态 保持
S U/D
X
1
1
X
X
X
0
0
1
X
0
预置数(பைடு நூலகம்步)
加计数
0
1
1
减计数
进/借位
74LS191具有异步置数功能.
b.双时钟加/减计数器74LS193
C B LD
B C LD
74LS193具有异步清零和异步置数功能.
2、同步十进制计数器
同步十进制加法计数器: 在同步二进制加法计
③根据状态方 程和输出方程 计算、列状态 转换表
输入 现
A 0 0 0 0 1 0 0 1 1 0
态 0 1 0 1 0
次 态
* Q2
输出 1 0 1 0 1 0 1 0 Y 0 0 0 1 1 0 0 0
Q2 Q1
0 1 1 0 1 1 0 0
Q1*
* Q1 Q1 状态方程： * Q2 A Q1 Q2
X
X X
1 1 1
74161具有异步清零和同步置数功能.
74163具有同步清零和同步置数功能.
题6.12
②同步二进制减法计数器 原理：根据二进制减法运算规 则可知：在多位二进制数末 位减1时，先判断，若第i位 以下皆为0时，则第i位应翻 转。 • 由此得出规律，若用T触 发器构成计数器，则第i位 触发器输入端Ti的逻辑式应 为：
数字电子技术基础第六章触发器PPT课件
根据D触发器的逻辑功能，可以 画出其状态转换图，直观地表示
出触发器的状态转换过程。
典型应用案例分析
分频器
利用D触发器的存储功能，可以实现分频器电路。通过合理设置反馈网络，可以将输入信 号的频率降低到所需的分频系数。
序列信号发生器
通过级联多个D触发器，并设置不同的反馈网络，可以实现序列信号发生器。该电路可以 产生一系列具有特定时序关系的脉冲信号。
01
02
03
04
基本RS触发器
由两个与非门交叉耦合构成， 具有置0、置1和保持功能。
同步RS触发器
在基本RS触发器的基础上，引 入时钟信号CP，实现触发器的
同步翻转。
触发器的输入端
R（置0端）、S（置1端）和 CP（时钟信号输入端）。
触发器的输出端
Q和Q'（互补输出端）。
工作原理及逻辑功能
工作原理
序列信号发生器设计原理及实现方法
序列信号发生器定义
序列信号发生器是一种能够产生特定序列信号的电子器件， 具有信号发生、信号转换等功能。
序列信号发生器设计原理
利用触发器的状态转换特性和适当的逻辑电路，实现特定 序列信号的生成和输出。
序列信号发生器实现方法
采用移位寄存器或计数器等作为核心器件，通过适当的逻 辑电路实现序列信号的生成、转换和输出等操作。同时， 需要考虑信号的稳定性和可靠性等因素。
的使能状态。
工作原理及逻辑功能
工作原理
在CP上升沿到来时，触发器将输 入端D的电平状态存储到输出端 Q，并保持到下一个CP上升沿到
来之前。
逻辑功能
D触发器的逻辑功能可以用特性 方程来描述，即Q(n+1)=D。其 中，Q(n+1)表示下一个CP上升 沿到来时的输出状态，D表示输
出触发器的状态转换过程。
典型应用案例分析
分频器
利用D触发器的存储功能，可以实现分频器电路。通过合理设置反馈网络，可以将输入信 号的频率降低到所需的分频系数。
序列信号发生器
通过级联多个D触发器，并设置不同的反馈网络，可以实现序列信号发生器。该电路可以 产生一系列具有特定时序关系的脉冲信号。
01
02
03
04
基本RS触发器
由两个与非门交叉耦合构成， 具有置0、置1和保持功能。
同步RS触发器
在基本RS触发器的基础上，引 入时钟信号CP，实现触发器的
同步翻转。
触发器的输入端
R（置0端）、S（置1端）和 CP（时钟信号输入端）。
触发器的输出端
Q和Q'（互补输出端）。
工作原理及逻辑功能
工作原理
序列信号发生器设计原理及实现方法
序列信号发生器定义
序列信号发生器是一种能够产生特定序列信号的电子器件， 具有信号发生、信号转换等功能。
序列信号发生器设计原理
利用触发器的状态转换特性和适当的逻辑电路，实现特定 序列信号的生成和输出。
序列信号发生器实现方法
采用移位寄存器或计数器等作为核心器件，通过适当的逻 辑电路实现序列信号的生成、转换和输出等操作。同时， 需要考虑信号的稳定性和可靠性等因素。
的使能状态。
工作原理及逻辑功能
工作原理
在CP上升沿到来时，触发器将输 入端D的电平状态存储到输出端 Q，并保持到下一个CP上升沿到
来之前。
逻辑功能
D触发器的逻辑功能可以用特性 方程来描述，即Q(n+1)=D。其 中，Q(n+1)表示下一个CP上升 沿到来时的输出状态，D表示输
数字电子技术第三版第六章课件
UT 32VCC或UCO 下限阈值电压
UT 13VCC或12UCO
回差电压
UT = UT+ – UT–
6.1.2 集成施密特触发器
一、CMOS 集成施密特触发器 （一） 引出端功能图
1A 1 1Y 2
2A 3 2Y 4
3A 5 3Y 6
VSS 7
CC40106
14 VDD
13 6A 1A 1
12 6Y 1B 2
uY
施密特反相器
uA
A
Y
uY
UTH ?
TTL： 1.4 V
CMOS：1
2
V
DD
UT+ 上限阈值电压 UT–下限阈值电压
回差电压： U TU T U T
一、电路组成及工作原理
8 +VCC
4
工作原理 uI
VCC
UCO 5
6
uI
2
10
&Q1
3
uO1
+VDD
2 3
VCC
1 3
VCC
OuO
&
UOH
t
010
谐波分量，故称作多谐振荡器。
6.3.1 555 定时器构成的多谐振荡器
设计思想：多谐振荡器是无稳态电路，两 个暂稳态不断地交替。
利用放电管T作为一个受控电子开关，使 电容充电、放电而改变TH＝TR，使触发器交 替置0、置1。
6.3.1 555 定时器构成的多谐振荡器
一、电路组成和工作原理
8 +VCC 4
GND 1
TR 2 555
OUT 3
RD 4
8 VCC 7 DIS
6 TH 5 CO
双极型 （TTL） 电源: 4.5 16V
UT 13VCC或12UCO
回差电压
UT = UT+ – UT–
6.1.2 集成施密特触发器
一、CMOS 集成施密特触发器 （一） 引出端功能图
1A 1 1Y 2
2A 3 2Y 4
3A 5 3Y 6
VSS 7
CC40106
14 VDD
13 6A 1A 1
12 6Y 1B 2
uY
施密特反相器
uA
A
Y
uY
UTH ?
TTL： 1.4 V
CMOS：1
2
V
DD
UT+ 上限阈值电压 UT–下限阈值电压
回差电压： U TU T U T
一、电路组成及工作原理
8 +VCC
4
工作原理 uI
VCC
UCO 5
6
uI
2
10
&Q1
3
uO1
+VDD
2 3
VCC
1 3
VCC
OuO
&
UOH
t
010
谐波分量，故称作多谐振荡器。
6.3.1 555 定时器构成的多谐振荡器
设计思想：多谐振荡器是无稳态电路，两 个暂稳态不断地交替。
利用放电管T作为一个受控电子开关，使 电容充电、放电而改变TH＝TR，使触发器交 替置0、置1。
6.3.1 555 定时器构成的多谐振荡器
一、电路组成和工作原理
8 +VCC 4
GND 1
TR 2 555
OUT 3
RD 4
8 VCC 7 DIS
6 TH 5 CO
双极型 （TTL） 电源: 4.5 16V
数字电子电路课件第6章6.1
6.1 时序逻辑电路概述
一、时序逻辑电路与组合逻辑电路的区别：
• 组合逻辑电路：任何 一个时刻的输出信号
仅取决于当时的输入 信号。
• 时序逻辑电路：任何 时刻的输出不仅取决 于该时刻的输入，而 且还取决于电路原来 的工作状态。
二、时序电路的组成：
外输入
输入 内输入
组合电路
外输出 输出 内输出
特点：
B、并行转换成串行
并入串出：一起进，一个一个出 例
（2）作为脉冲节拍延迟
n位数码串入串出时，使输出比输入延迟n个CP 脉冲，从而起到节拍延迟作用。
延迟时间 td= n TCP
其中，TCP 为移存脉冲的周期， n 为移存器的位数
（3）构成计数分频电路、序列信号发生器等 GO
并 CP
入 RD 串
1R D
Q1
2R D
Q2
3R D
Q3
4R D
Q4
5R D
串出 Q5
出
1
&
&
&
&
&&源自&&
&
GO
并入： Vi1
Vi2
Vi3
Vi4
1. RD加负脉冲
相应的与非门开放
Q1= Q2 = Q3 = Q4 = 1
2. M = 1 在CP脉冲作用下，各级并入。
串出：
Q1=D=Vi1 Q2=D=Vi2
1. M = 0 D1 = 0 D2 = Q1 D3 = Q2 D4 = Q3
CP
并行
取样 Q1
1
Q2 1
Q3 0 Q4 0
Q5
1 并入
00 1 串出
一、时序逻辑电路与组合逻辑电路的区别：
• 组合逻辑电路：任何 一个时刻的输出信号
仅取决于当时的输入 信号。
• 时序逻辑电路：任何 时刻的输出不仅取决 于该时刻的输入，而 且还取决于电路原来 的工作状态。
二、时序电路的组成：
外输入
输入 内输入
组合电路
外输出 输出 内输出
特点：
B、并行转换成串行
并入串出：一起进，一个一个出 例
（2）作为脉冲节拍延迟
n位数码串入串出时，使输出比输入延迟n个CP 脉冲，从而起到节拍延迟作用。
延迟时间 td= n TCP
其中，TCP 为移存脉冲的周期， n 为移存器的位数
（3）构成计数分频电路、序列信号发生器等 GO
并 CP
入 RD 串
1R D
Q1
2R D
Q2
3R D
Q3
4R D
Q4
5R D
串出 Q5
出
1
&
&
&
&
&&源自&&
&
GO
并入： Vi1
Vi2
Vi3
Vi4
1. RD加负脉冲
相应的与非门开放
Q1= Q2 = Q3 = Q4 = 1
2. M = 1 在CP脉冲作用下，各级并入。
串出：
Q1=D=Vi1 Q2=D=Vi2
1. M = 0 D1 = 0 D2 = Q1 D3 = Q2 D4 = Q3
CP
并行
取样 Q1
1
Q2 1
Q3 0 Q4 0
Q5
1 并入
00 1 串出
精品课件-数字电子技术-第6章
uO If Rf
R 2
Vref 23 R
3 i0
2i
Di
Vref 24
3
2i Di
i0
第6章 数/模转换和模/数转换
对于n位的权电阻D/A转换器，其输出电压大小为
uO
Vref 2n
n 1
2i Di
i0
由上式可以看出，二进制权电阻D/A转换器的模拟输出电
压与输入的数字量成正比关系。当输入数字量全为0时，DAC
i Vref ( D0 D1 D2 ... Dn1 )
R 2n 2n1 2n2
21
Vref 2n R
(
D0
20
D1 21
D2
22
...
Dn1 2n1
)
第6章 数/模转换和模/数转换
若Rf=R，则运算放大器的输出为
uO ห้องสมุดไป่ตู้Rf i
Vref 2n
(D0 20
D1 21
D2 22
...
Dn1 2n1 )
uO
X
Vref 2n
第6章 数/模转换和模/数转换
其中，X=Dn－12n－1+Dn－22n－2+…+D121+D020，为二进制数字量 所代表的十进制数，所以有：
uO
Vref 2n
( Dn1 2n1
Dn2 2n2
... D1 21 D0 20 )
例如当n=3、 参考电压为10 V时，D/A转换器输入二进
第6章 数/模转换和模/数转换
为了保证数据处理结果的准确性，A/D、D/A转换器 必须有足够高的转换精度。同时，为了适应快速的过程 控制和检测的需要，A/D、D/A转换器必须有足够快的转 换速度。因此，转换精度和转换速度是衡量A/D、D/A转
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
⇒ 输出方程
z1 = g1 ( x1 , x 2 , L , x i , q1 , q2 , L , ql ) M z = g ( x , x ,L , x , q , q ,L , q ) k 1 2 i 1 2 l k
q1 * = h1 ( z1 , z 2 ,L , z i , q1 , q2 ,L , ql ) M q * = h ( z , z , L , z , q , q , L , q ) l 1 2 i 1 2 l l
00 01/1 11/0
01 10/0 00/0
10 11/0 01/0
11 00/0 10/1
A
0 1
《数字电子技术基本教程》 数字电子技术基本教程》
二、状态转换图
《数字电子技术基本教程》 数字电子技术基本教程》
四、时序图
《数字电子技术基本教程》 数字电子技术基本教程》
6.3 常用的时序逻辑电路 6.3.1 寄存器 用于存储二值信息代码， ①用于存储二值信息代码，由N个触发器组成的寄存器能存 储一组N位的二值代码。 储一组N位的二值代码。 只要求其中每个触发器可置1 ②只要求其中每个触发器可置1，置0。 例1：
X
0 1
X 0 1 1 1
X X 0 X 1
X X 1 0 1
X X
1 1 1
《数字电子技术基本教程》 数字电子技术基本教程》
（3）任意进制计数器的构成方法 用已有的N进制芯片，组成M进制计数器，是常用的方法。 用已有的N进制芯片，组成M进制计数器，是常用的方法。
N进制
M进制
N > M N < M
6.3.2 移位寄存器（代码在寄存器中左/右移动） 移位寄存器（代码在寄存器中左/右移动） 具有存储 + 移位功能
因为 触发器有延迟时间 t pd 所以 CLK ↑ 到达时，各触发器按前 一级触发器原来的状态 翻转
数据依次右移1位
《数字电子技术基本教程》 数字电子技术基本教程》
应用： 代码转换，串 ⇔ 并 数据运算
《数字电子技术基本教程》 数字电子技术基本教程》
器件实例：74LS 194A， 器件实例：74LS 194A，左/右移，并行输入，保持，异步 置零等功能 置零等功能
并行输入
并行输出
《数字电子技术基本教程》 数字电子技术基本教程》
D1
′ S1 S1 ′ S0 S0
由图得到驱动方程： 由图得到驱动方程： S = Y R = Y ′ 带入SR触发器的特性方程， 触发器的特性方程， 得到状态方程 Q1 * = S + R′Q1 = Y ′ ′ ′ ′ QY = S1 S 0 ⋅ Q1 + S1 S 0 ⋅ Q0 + S1 S 0Q2 + S1 S 0 D1 ′ ′ ′ ′ ∴ Q1 * = S1 S 0 ⋅ Q1 + S1 S 0 ⋅ Q0 + S1 S 0Q2 + S1 S 0 D1
分类： 分类： 按时钟分，同步、 按时钟分，同步、异步 按计数过程中数字增减分， 按计数过程中数字增减分，加、减 ……
《数字电子技术基本教程》 数字电子技术基本教程》
1. 异步计数器 异步二进制加法计数器 在末位+1 +1时 在末位+1时，从低位到高位逐位进 位方式工作。 位方式工作。 原则： 位从“ 原则：每1位从“1”变“0”时，向高 位 发出进位，使高位翻转。 发出进位，使高位翻转。
T0 = 1
′ T1 = Q0Q3
T2 = Q0Q1
T3 = Q0Q1Q2 + Q0Q3
《数字电子技术基本教程》 数字电子技术基本教程》
能自启动
《数字电子技术基本教程》 数字电子技术基本教程》
器件实例：74SN160 器件实例：
异步置0 异步置0
CLK
R ′ LD ′ D
EP ET
工作模式 置 0 预置数 保持 保持（C=0） 保持（C=0） 计数
⇒ 驱动方程
⇒ 状态方程
《数字电子技术基本教程》 数字电子技术基本教程》
三、时序电路的分类 1. 同步时序电路与异步时序电路 同步：所有触发器都是在同一时钟操作下, 同步：所有触发器都是在同一时钟操作下,状态转换是同步 发生的 异步：不是所有的触发器都使用同一个时钟信号, 异步：不是所有的触发器都使用同一个时钟信号,因而在电 路转换过程中触发器的翻转不是同步发生的 2. Mealy型和Moore型 Mealy型和 型和Moore型 Mealy型 Mealy型：Y = F ( X , Q ) Moore型 Moore型：Y = F ( Q )
《数字电子技术基本教程》 数字电子技术基本教程》
N > M 原理：计数循环过程中设法跳过N 个状态。 原理：计数循环过程中设法跳过N－M个状态。 具体方法： 具体方法：置零法 置数法
异步置零法 同步置零法
异步预置数法 同步预置数法
《数字电子技术基本教程》 数字电子技术基本教程》
同步置零和异步置零法 将同步十六进制计数器74163→ 例：将同步十六进制计数器74163→十二进制计数器 同步置0 如双线所示， 同步置0法，如双线所示，实现如下图所示
《数字电子技术基本教程》 数字电子技术基本教程》
状态转换表
状态方程： 状态方程： ′ Q1 * == Q1 Q2 * = A ⊕ Q1 ⊕ Q2
输出方程 ′ ′ Y = (( AQ1Q2 )′( A′ Q1Q2 )′)′ ′ ′ = AQ1Q2 + A′ Q1Q2
Q2Q1
* * Q2 Q1 Y
R’D S1 S0 工作状态
通过控制 S1 S 0 就可以选择 194的工作状态
Q0
0 1 1 1 1
X 0 0 1 1
X 0 1 0 1
置零 保持 右移 左移 并行输入
Q1
《数字电子技术基本教程》 数字电子技术基本教程》
6.3.3 计数器 • • 用于计数、分频、定时、产生节拍脉冲等 用于计数、分频、定时、
《数字电子技术基本教程》 数字电子技术基本教程》
2. 同步计数器
（1）同步二进制计数器 ①同步二进制加法计数器 原理： 原理：根据二进制加法运算 规则可知： 规则可知：在多位二进 制数末位加1 若第i 制数末位加1，若第i位 以下皆为1 则第i 以下皆为1时，则第i位 应翻转。 应翻转。 由此得出规律，若用T触发 由此得出规律，若用T 器构成计数器，则第i 器构成计数器，则第i位 触发器输入端Ti的逻辑 触发器输入端Ti的逻辑 式应为： 式应为： Ti = Qi −1Qi − 2 ...Q1Q0
74 LS 75 CLK 高电平期间 Q 随 D 改变
《数字电子技术基本教程》 数字电子技术基本教程》
74LS175
74 LS 175 CLK ↑ 时，将 D0 ~ D3 存入四个触发器中，直 到下一个 CLK ↑ 到达。 到达。 存入四个触发器中， ′ 有异步置 0输入端 RD。
《数字电子技术基本教程》 数字电子技术基本教程》
《数字电子技术基本教程》 数字电子技术基本教程》
《数字电子技术基本教程》教学课件 数字电子技术基本教程》 清华大学 陈莉平
王红
阎石
联系地址： 联系地址：清华大学 自动化系 邮政编码： 邮政编码：100084 电子信箱：wang_hong@ 电子信箱： 联系电话：(010)62792973
与 X 、 Q 有关 仅取决于电路状态
《数字电子技术基本教程》 数字电子技术基本教程》
6.2 时序电路的分析方法 分析： 分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下 电路的次态和输出。 作用下， 即找出在输入和CLK作用下，电路的次态和输出。 一般步骤： 一般步骤： ①根据给定的逻辑图写出存储电路中每个触发器输入端的逻 辑函数式，得到电路的驱动方程 驱动方程。 辑函数式，得到电路的驱动方程。 将每个触发器的驱动方程代入它的特性方程， ②将每个触发器的驱动方程代入它的特性方程，得到电路的 状态方程。 状态方程。 从逻辑图写出输出方程 输出方程。 ③从逻辑图写出输出方程。
《数字电子技术基本教程》 数字电子技术基本教程》
第六章
时序逻辑电路
《数字电子技术基本教程》 数字电子技术基本教程》
6.1 时序逻辑电路的特点和逻辑功能的描述 一、时序逻辑电路的特点 1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还 功能上：任一时刻的输出不仅取决于该时刻的输入， 与电路原来的状态有关。 与电路原来的状态有关。 串行加法器， 例：串行加法器，两个多位数从低位到高位逐位相加
表示只有CLK上升沿达到时 R′ = 0 的信号才起作用 上升沿达到时 表示只有
《数字电子技术基本教程》 数字电子技术基本教程》
②同步二进制减法计数器 原理： 原理：根据二进制减法运算 规则可知： 规则可知：在多位二进制数 若第i位以下皆为0 减1时，若第i位以下皆为0 则第i位应当翻转， 时，则第i位应当翻转，否则 应保持不变。 应保持不变。 由此得出规律，若用T触发 由此得出规律，若用T 器构成计数器， 器构成计数器，则每一位触 发器的驱动方程为
T0始终等于1 始终等于1
《数字电子技术基本教程》 数字电子技术基本教程》
《数字电子技术基本教程》 数字电子技术基本教程》
器件实例：SN74163 器件实例：
同步置0 同步置0
CLK
R′
LD′ EP ET 工作模式
0 1 X X 1 1 1
X 0 1 1 1置 零 预置数 保持 保持（C=0） 保持（C=0） 计数
④为了能更加直观地显示电路的逻辑功能，还可以从方程式 为了能更加直观地显示电路的逻辑功能， 状态转换表， 状态转换图或 求出电路的状态转换表 画出电路的状态转换图 时序图。 求出电路的状态转换表，画出电路的状态转换图或时序图。