数字电子技术基础课件清华数电第五版第六章
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2 1 0 1 0 1 2 3
T3 Q2Q1Q0
《数字电子技术基础》第五版
能自启动
《数字电子技术基础》第五版
③十进制可逆计数器 基本原理一致，电路只用到0000~1001的十个状态 实例器件 单时钟：74190,168 双时钟：74192
《数字电子技术基础》第五版
二. 异步计数器
1. 二进制计数器 ①异步二进制加法 计数器 在末位+1时，从低 位到高位逐位进 位方式工作。 原则：每1位从“1” 变“0”时，向高 位发出进位，使 高位翻转
S1 S0 S0
通过控制 S1 S 0 就可以选择 194的工作状态
R’D S1 S0 工作状态
0
1 1 1 1
X
0 0 1 1
X
0 1 0 1
置零
保持 右移 左移 并行输入
《数字电子技术基础》第五版
扩展应用（4位
8位）
《数字电子技术基础》第五版
6.3.2 计数器
• • 用于计数、分频、定时、产生节拍脉冲等 分类：按时钟分，同步、异步 按计数过程中数字增减分，加、减和可逆 按计数器中的数字编码分，二进制、二-十进制和 循环码… 按计数容量分，十进制，六十进制…
《数字电子技术基础》第五版
（4）列状态转换表：
Q2 * Q1 * Y A
Q2 Q1
00 01/0 11/1
01 10/0
10 11/0
11 00/1 10/0
0 1
00/0 01/0
（5）状态转换图
《数字电子技术基础》第五版
*6.2.3 异步时序逻辑电路的分析方法
各触发器的时钟不同时发生 例：
Q2 * Q2 clk2
《数字电子技术基础》第五版
1. N > M 原理：计数循环过程中设法跳过N－M个状态。 具体方法：置零法 置数法
异步置零法 同步置零法
异步预置数法 同步预置数法
《数字电子技术基础》第五版
例：将十进制的74160接成六进制计数器
CLK R LD D EP ET
工作状态
X
X X
0
q1* h1 ( z1 , z 2 , , z i , q1 , q2 , , ql ) q h ( z , z , , z , q , q , , q ) l 1 2 i 1 2 l l
输出方程 Y F ( X , Q )
驱动方程 Y F ( X , Q )
状态方程 Q* H ( Z , Q )
《数字电子技术基础》第五版
三、时序电路的分类
1. 同步时序电路与异步时序电路 同步：存储电路中所有触发器的时钟使用统一的clk,状态变 化发生在同一时刻 异步：没有统一的clk,触发器状态的变化有先有后 2. Mealy型和Moore型 Mealy型： Y F ( X , Q ) Moore型：Y F (Q )
②同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进 制数末位减1，若第i位以 下皆为0时，则第i位应翻 转。 由此得出规律，若用T触发 器构成计数器，则第i位 触发器输入端Ti的逻辑 式应为：
Ti Qi1Qi 2 ...Q0 T0 1
《数字电子技术基础》第五版
1 1 1 1
X
0 1 1 1
X
X 0 X 1
X
X 1 0 1
置 0（异步）
预置数（同步） 保持（包括C） 保持（C=0） 计数 异步置零法
《数字电子技术基础》第五版
例：将十进制的74160接成六进制计数器
异步置零法
X X 1 0 1
《数字电子技术基础》第五版
②减法计数器 基本原理：对二进 T0 1 制减法计数器进 行修改，在0000 时减“1”后跳变 T1 Q0 Q0 (Q3Q2Q1) 为1001，然后按 二进制减法计数 就行了。 QQ QQ (QQQ ) T
CLKI S LD U D
工作状态 保持 预置数(异步) 加计数 减计数
X X
1 X 0 0
1 0 1 1
X X 0 1
b.双时钟方式 器件实例：74LS193（采用T’触发器，即T=1）
《数字电子技术基础》第五版
i 1 i 1 CLK i CLKU Q j CLK D Qj j 0 j 0 CLK 0 CLKU CLK D
1 2 3 4 5 6 7 8 9 10
J=K=1 J=1 J=0
J=0
J=1
J=0
《数字电子技术基础》第五版
器件实例：二－五－十进制异步计数器74LS290
《数字电子技术基础》第五版
三、任意进制计数器的构成方法
用已有的N进制芯片，组成M进制计数器ቤተ መጻሕፍቲ ባይዱ是常用 的方法。
N进制
M进制
N M N M
数据依次右移 1位
《数字电子技术基础》第五版
应用： 代码转换，串 并 数据运算
器件实例：74LS 194A，左/右移，并行输入，保 持，异步置零等功能
《数字电子技术基础》第五版
《数字电子技术基础》第五版
D2
S1
SQ1 S1 S0 Q1 S1 S0 Q0 S1 S0Q2 S1 S0 D1 RQ1 SQ1 Q1* SQ1
《数字电子技术基础》第五版
例：
TTL电路
1.写驱动方程： K1 1 J1 (Q2Q3 ), K 2 (Q1Q3 ) J 2 Q1 , J QQ , K 3 Q2 1 2 3
Q1* (Q2Q3 ) Q1 Q2 * Q1Q2 Q1Q3Q2 Q * Q Q Q Q Q 1 2 3 2 3 3
《数字电子技术基础》第五版
例：用维-阻触发器结构的74HC175
74 HC175 有异步置 0功能。
CLK 时，将 D0 ~ D3 存入，与此前后的 D状态无关，
《数字电子技术基础》第五版
二、移位寄存器（代码在寄存器中左/右移动）
具有存储 + 移位功能
因为 触发器有延迟时间 t pd 所以 CLK 到达时，各触发器按前 一级触发器原来的状态 翻转
Q1* (Q2Q3 ) Q1 Q2 * Q1Q2 Q1Q3Q2 Q * Q Q Q Q Q 1 2 3 2 3 3
Y Q2Q3
1
0 0 0 0
《数字电子技术基础》第五版
二、状态转换图
《数字电子技术基础》第五版
三、状态机流程图（State Machine Chart）
《数字电子技术基础》第五版
《数字电子技术基础》（第五版）教学课件
清华大学 阎石 王红
联系地址：清华大学 自动化系 邮政编码：100084 电子信箱：wang_hong@tsinghua.edu.cn 联系电话：(010)62792973
《数字电子技术基础》第五版
第六章 时序逻辑电路
6.1 概述 一、时序逻辑电路的特点
《数字电子技术基础》第五版
四、时序图
《数字电子技术基础》第五版
例：
D1 Q1 (1)驱动方程： D2 A Q1 Q2
Q1* D1 ( 2)状态方程： Q2 * A Q1 Q2
(3)输出方程： Y [( AQ1Q2 ) ( AQ1Q2 )] AQ1Q2 AQ1Q2
T1 Q0 Q0Q3
T2 Q1Q2
《数字电子技术基础》第五版
能自启动
《数字电子技术基础》第五版
器件实例：74 160
CLK
R LD D
EP ET
工作状态 置 0（异步） 预置数（同步） 保持（包括C） 保持（C=0） 计数
X X X
0 1 1 1 1
X 0 1 1 1
X X 0 X 1
3.输出方程 Y Q2Q3
2.代入 JK触发器的特性方程（ Q* JQ K Q，得状态方程：
《数字电子技术基础》第五版 6.2.2 时序电路的状态转换表、状态转换图、状态 机流程图和时序图
一、状态转换表
Q3 Q2 Q1
* * Q3 Q2 Q1* Y
CLK Q3 Q2 Q1
Y
0 0 0 0 0 1 0 0 1 0 1 1 1
可以用三个方程组来描述：
y1 f1 ( x1 , x2 ,, xi , q1 , q2 ,, ql ) y f ( x , x ,, x , q , q ,, q ) 1 1 2 i 1 2 l j
z1 g1 ( x1 , x 2 , , x i , q1 , q2 , , ql ) z g ( x , x , , x , q , q , , q ) 1 1 2 i 1 2 l k
③同步加减计数器
加/减 两种解决方案
加/减 计数器
计数结果
加/减 计数器
计数结果
《数字电子技术基础》第五版
a.单时钟方式 加/减脉冲用同一输入端， 由加/减控制线的高低电平决定加/减 器件实例：74LS191（用T触发器）
i 1 i 1 Ti (U D ) Q j (U D ) Qj j 0 j 0 T0 1
《数字电子技术基础》第五版
1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还 与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加
2. 电路结构上 ①包含存储电路和组合电路
②存储器状态和输入变量共同决定输出
《数字电子技术基础》第五版
二、时序电路的一般结构形式与功能描述方法
《数字电子技术基础》第五版
《数字电子技术基础》第五版
一、同步计数器 1. 同步二进制计数器 ①同步二进制加法计数器 原理：根据二进制加法运算 规则可知：在多位二进 制数末位加1，若第i位以 下皆为1时，则第i位应翻 转。 由此得出规律，若用T触发 器构成计数器，则第i位 触发器输入端Ti的逻辑 式应为： i Qi 1Qi 2 ...Q0 T
0
0 0 0 0 0 1 0 0 1 1 0 0 0
0 0
0 1
0 1 1 1 1 1
0 0 1
1
1
0
0
2 0 1
3 0 1 4 1 5 1 6 1 0 1
0 0
0 0 0 0 1 1 0 0
0 0 1 0 1 1 1 1
0 0 0 0 1 1 1 0 1 1 1
0 0 0 0 1 0 0 0 1
7 0 0 0 0
T0 1
《数字电子技术基础》第五版
《数字电子技术基础》第五版
器件实例：74161
CLK
R LD D
EP ET
工作状态 置 0（异步） 预置数（同步） 保持（包括C） 保持（C=0） 计数
X X X
0 1 1 1 1
X 0 1 1 1
X X 0 X 1
X X 1 0 1
《数字电子技术基础》第五版
与X、Q有关 仅取决于电路状态
6.2 时序电路的分析方法
《数字电子技术基础》第五版
6.2.1 同步时序电路的分析方法 分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。 一般步骤： ①从给定电路写出存储电路中每个触发器的驱动方程 （输入的逻辑式），得到整个电路的驱动方程。 ②将驱动方程代入触发器的特性方程，得到状态方程。 ③从给定电路写出输出方程。
CLK2 CLKU Q1Q0 CLK DQ1Q0
《数字电子技术基础》第五版
2. 同步十进制计数 器
①加法计数器 基本原理：在四位 二进制计数器基础 上修改，当计到 1001时，则下一个 CLK电路状态回到 0000。
T3 Q2Q1Q0 Q2Q1Q0 Q3Q0
T0 1
TTL电路
Q1* Q3Q1 clk1
《数字电子技术基础》第五版
6.3 若干常用的时序逻辑电路
6.3.1 寄存器和移位寄存器 一、寄存器 ①用于寄存一组二值代码，N位寄存器由N个触发器组成， 可存放一组N位二值代码。 ②只要求其中每个触发器可置1，置0。 例1：
74 LS75 clk高电平期间 Q随D改变
《数字电子技术基础》第五版
②异步二进制减法 计数器 在末位-1时，从低 位到高位逐位借 位方式工作。 原则：每1位从“0” 变“1”时，向高 位发出进位，使 高位翻转
《数字电子技术基础》第五版
2、异步十进制加法计数器 原理： 在4位二进制异步加法计数器 上修改而成，
要跳过 1010 ~ 1111这六个状态
T3 Q2Q1Q0
《数字电子技术基础》第五版
能自启动
《数字电子技术基础》第五版
③十进制可逆计数器 基本原理一致，电路只用到0000~1001的十个状态 实例器件 单时钟：74190,168 双时钟：74192
《数字电子技术基础》第五版
二. 异步计数器
1. 二进制计数器 ①异步二进制加法 计数器 在末位+1时，从低 位到高位逐位进 位方式工作。 原则：每1位从“1” 变“0”时，向高 位发出进位，使 高位翻转
S1 S0 S0
通过控制 S1 S 0 就可以选择 194的工作状态
R’D S1 S0 工作状态
0
1 1 1 1
X
0 0 1 1
X
0 1 0 1
置零
保持 右移 左移 并行输入
《数字电子技术基础》第五版
扩展应用（4位
8位）
《数字电子技术基础》第五版
6.3.2 计数器
• • 用于计数、分频、定时、产生节拍脉冲等 分类：按时钟分，同步、异步 按计数过程中数字增减分，加、减和可逆 按计数器中的数字编码分，二进制、二-十进制和 循环码… 按计数容量分，十进制，六十进制…
《数字电子技术基础》第五版
（4）列状态转换表：
Q2 * Q1 * Y A
Q2 Q1
00 01/0 11/1
01 10/0
10 11/0
11 00/1 10/0
0 1
00/0 01/0
（5）状态转换图
《数字电子技术基础》第五版
*6.2.3 异步时序逻辑电路的分析方法
各触发器的时钟不同时发生 例：
Q2 * Q2 clk2
《数字电子技术基础》第五版
1. N > M 原理：计数循环过程中设法跳过N－M个状态。 具体方法：置零法 置数法
异步置零法 同步置零法
异步预置数法 同步预置数法
《数字电子技术基础》第五版
例：将十进制的74160接成六进制计数器
CLK R LD D EP ET
工作状态
X
X X
0
q1* h1 ( z1 , z 2 , , z i , q1 , q2 , , ql ) q h ( z , z , , z , q , q , , q ) l 1 2 i 1 2 l l
输出方程 Y F ( X , Q )
驱动方程 Y F ( X , Q )
状态方程 Q* H ( Z , Q )
《数字电子技术基础》第五版
三、时序电路的分类
1. 同步时序电路与异步时序电路 同步：存储电路中所有触发器的时钟使用统一的clk,状态变 化发生在同一时刻 异步：没有统一的clk,触发器状态的变化有先有后 2. Mealy型和Moore型 Mealy型： Y F ( X , Q ) Moore型：Y F (Q )
②同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进 制数末位减1，若第i位以 下皆为0时，则第i位应翻 转。 由此得出规律，若用T触发 器构成计数器，则第i位 触发器输入端Ti的逻辑 式应为：
Ti Qi1Qi 2 ...Q0 T0 1
《数字电子技术基础》第五版
1 1 1 1
X
0 1 1 1
X
X 0 X 1
X
X 1 0 1
置 0（异步）
预置数（同步） 保持（包括C） 保持（C=0） 计数 异步置零法
《数字电子技术基础》第五版
例：将十进制的74160接成六进制计数器
异步置零法
X X 1 0 1
《数字电子技术基础》第五版
②减法计数器 基本原理：对二进 T0 1 制减法计数器进 行修改，在0000 时减“1”后跳变 T1 Q0 Q0 (Q3Q2Q1) 为1001，然后按 二进制减法计数 就行了。 QQ QQ (QQQ ) T
CLKI S LD U D
工作状态 保持 预置数(异步) 加计数 减计数
X X
1 X 0 0
1 0 1 1
X X 0 1
b.双时钟方式 器件实例：74LS193（采用T’触发器，即T=1）
《数字电子技术基础》第五版
i 1 i 1 CLK i CLKU Q j CLK D Qj j 0 j 0 CLK 0 CLKU CLK D
1 2 3 4 5 6 7 8 9 10
J=K=1 J=1 J=0
J=0
J=1
J=0
《数字电子技术基础》第五版
器件实例：二－五－十进制异步计数器74LS290
《数字电子技术基础》第五版
三、任意进制计数器的构成方法
用已有的N进制芯片，组成M进制计数器ቤተ መጻሕፍቲ ባይዱ是常用 的方法。
N进制
M进制
N M N M
数据依次右移 1位
《数字电子技术基础》第五版
应用： 代码转换，串 并 数据运算
器件实例：74LS 194A，左/右移，并行输入，保 持，异步置零等功能
《数字电子技术基础》第五版
《数字电子技术基础》第五版
D2
S1
SQ1 S1 S0 Q1 S1 S0 Q0 S1 S0Q2 S1 S0 D1 RQ1 SQ1 Q1* SQ1
《数字电子技术基础》第五版
例：
TTL电路
1.写驱动方程： K1 1 J1 (Q2Q3 ), K 2 (Q1Q3 ) J 2 Q1 , J QQ , K 3 Q2 1 2 3
Q1* (Q2Q3 ) Q1 Q2 * Q1Q2 Q1Q3Q2 Q * Q Q Q Q Q 1 2 3 2 3 3
《数字电子技术基础》第五版
例：用维-阻触发器结构的74HC175
74 HC175 有异步置 0功能。
CLK 时，将 D0 ~ D3 存入，与此前后的 D状态无关，
《数字电子技术基础》第五版
二、移位寄存器（代码在寄存器中左/右移动）
具有存储 + 移位功能
因为 触发器有延迟时间 t pd 所以 CLK 到达时，各触发器按前 一级触发器原来的状态 翻转
Q1* (Q2Q3 ) Q1 Q2 * Q1Q2 Q1Q3Q2 Q * Q Q Q Q Q 1 2 3 2 3 3
Y Q2Q3
1
0 0 0 0
《数字电子技术基础》第五版
二、状态转换图
《数字电子技术基础》第五版
三、状态机流程图（State Machine Chart）
《数字电子技术基础》第五版
《数字电子技术基础》（第五版）教学课件
清华大学 阎石 王红
联系地址：清华大学 自动化系 邮政编码：100084 电子信箱：wang_hong@tsinghua.edu.cn 联系电话：(010)62792973
《数字电子技术基础》第五版
第六章 时序逻辑电路
6.1 概述 一、时序逻辑电路的特点
《数字电子技术基础》第五版
四、时序图
《数字电子技术基础》第五版
例：
D1 Q1 (1)驱动方程： D2 A Q1 Q2
Q1* D1 ( 2)状态方程： Q2 * A Q1 Q2
(3)输出方程： Y [( AQ1Q2 ) ( AQ1Q2 )] AQ1Q2 AQ1Q2
T1 Q0 Q0Q3
T2 Q1Q2
《数字电子技术基础》第五版
能自启动
《数字电子技术基础》第五版
器件实例：74 160
CLK
R LD D
EP ET
工作状态 置 0（异步） 预置数（同步） 保持（包括C） 保持（C=0） 计数
X X X
0 1 1 1 1
X 0 1 1 1
X X 0 X 1
3.输出方程 Y Q2Q3
2.代入 JK触发器的特性方程（ Q* JQ K Q，得状态方程：
《数字电子技术基础》第五版 6.2.2 时序电路的状态转换表、状态转换图、状态 机流程图和时序图
一、状态转换表
Q3 Q2 Q1
* * Q3 Q2 Q1* Y
CLK Q3 Q2 Q1
Y
0 0 0 0 0 1 0 0 1 0 1 1 1
可以用三个方程组来描述：
y1 f1 ( x1 , x2 ,, xi , q1 , q2 ,, ql ) y f ( x , x ,, x , q , q ,, q ) 1 1 2 i 1 2 l j
z1 g1 ( x1 , x 2 , , x i , q1 , q2 , , ql ) z g ( x , x , , x , q , q , , q ) 1 1 2 i 1 2 l k
③同步加减计数器
加/减 两种解决方案
加/减 计数器
计数结果
加/减 计数器
计数结果
《数字电子技术基础》第五版
a.单时钟方式 加/减脉冲用同一输入端， 由加/减控制线的高低电平决定加/减 器件实例：74LS191（用T触发器）
i 1 i 1 Ti (U D ) Q j (U D ) Qj j 0 j 0 T0 1
《数字电子技术基础》第五版
1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还 与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加
2. 电路结构上 ①包含存储电路和组合电路
②存储器状态和输入变量共同决定输出
《数字电子技术基础》第五版
二、时序电路的一般结构形式与功能描述方法
《数字电子技术基础》第五版
《数字电子技术基础》第五版
一、同步计数器 1. 同步二进制计数器 ①同步二进制加法计数器 原理：根据二进制加法运算 规则可知：在多位二进 制数末位加1，若第i位以 下皆为1时，则第i位应翻 转。 由此得出规律，若用T触发 器构成计数器，则第i位 触发器输入端Ti的逻辑 式应为： i Qi 1Qi 2 ...Q0 T
0
0 0 0 0 0 1 0 0 1 1 0 0 0
0 0
0 1
0 1 1 1 1 1
0 0 1
1
1
0
0
2 0 1
3 0 1 4 1 5 1 6 1 0 1
0 0
0 0 0 0 1 1 0 0
0 0 1 0 1 1 1 1
0 0 0 0 1 1 1 0 1 1 1
0 0 0 0 1 0 0 0 1
7 0 0 0 0
T0 1
《数字电子技术基础》第五版
《数字电子技术基础》第五版
器件实例：74161
CLK
R LD D
EP ET
工作状态 置 0（异步） 预置数（同步） 保持（包括C） 保持（C=0） 计数
X X X
0 1 1 1 1
X 0 1 1 1
X X 0 X 1
X X 1 0 1
《数字电子技术基础》第五版
与X、Q有关 仅取决于电路状态
6.2 时序电路的分析方法
《数字电子技术基础》第五版
6.2.1 同步时序电路的分析方法 分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。 一般步骤： ①从给定电路写出存储电路中每个触发器的驱动方程 （输入的逻辑式），得到整个电路的驱动方程。 ②将驱动方程代入触发器的特性方程，得到状态方程。 ③从给定电路写出输出方程。
CLK2 CLKU Q1Q0 CLK DQ1Q0
《数字电子技术基础》第五版
2. 同步十进制计数 器
①加法计数器 基本原理：在四位 二进制计数器基础 上修改，当计到 1001时，则下一个 CLK电路状态回到 0000。
T3 Q2Q1Q0 Q2Q1Q0 Q3Q0
T0 1
TTL电路
Q1* Q3Q1 clk1
《数字电子技术基础》第五版
6.3 若干常用的时序逻辑电路
6.3.1 寄存器和移位寄存器 一、寄存器 ①用于寄存一组二值代码，N位寄存器由N个触发器组成， 可存放一组N位二值代码。 ②只要求其中每个触发器可置1，置0。 例1：
74 LS75 clk高电平期间 Q随D改变
《数字电子技术基础》第五版
②异步二进制减法 计数器 在末位-1时，从低 位到高位逐位借 位方式工作。 原则：每1位从“0” 变“1”时，向高 位发出进位，使 高位翻转
《数字电子技术基础》第五版
2、异步十进制加法计数器 原理： 在4位二进制异步加法计数器 上修改而成，
要跳过 1010 ~ 1111这六个状态