数电第六章

合集下载

数字电子技术基础-第六章_时序逻辑电路(完整版)

T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分频
10 分频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进制减法计数器进
——74LS193
异步置数异步清零
44
（采用T’触发器，即T=1）

CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0

CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3

【2024版】精品课件-数字电子技术(第三版)(刘守义)-第6章

果从Q3~Q0取得输出可以构成一个八进制计数器。对比一下图 6.6中的时钟脉冲波形与Q3的输出波形，不难发现，Q3的波形的频率恰为时钟波形频率的1/8。如果从Q3取得输出，则 6.5电路构成了一个8分频器。
第6章寄存器
2. 所谓可编程分频器是指分频器的分频比可以受程序控制。在现代通信系统与控制系统中，可编程分频器得到广泛的应用。下面以图6.10的实际电路为例，介绍利用移位寄存器实现可编程分频的基本思路。
(2) 并行加载数据。断开电源，将S0、 S1置11（都接高电平），将D0~D3置1010；接通电源，此时，发光二极管均不亮，送出一个单脉冲，观察发光二极管的亮、灭情况。如果操作准确，发光二极管的亮、灭指示Q0~Q3的数据为1010，说明D0~D3的数据已加载到输出端，此时再改变输入端的数据，输出数据不变。
第6章寄存器实训6 寄存器
6.1 寄存器的功能与使用方法 6.2 寄存器应用实例 6.3 寄存器集成电路简介
第6章寄存器
实训6 1. （1）了解寄存器的基本功能。（2）学会寄存器的使用方法。（3）熟悉寄存器的一般应用。（4）进一步掌握数字电路逻辑关系的检测方法。
第6章寄存器
第6章寄存器
当A、 B的数据(即74LS194 S0、 S1端的数据)为01时，数据右移；第一个时钟脉冲过后， 74LS194（1）DSR端的数据1移位至Q0端，其他Q端的0均依次右移，各输出端的数据如表6.1的第2行数据所示；此后，随着时钟脉冲的到来，发光二极管自左至右一个个点亮，第8个脉冲以后，全部二极管均点亮, 此时， DSR端的数据变为0，随着后续脉冲的到来，发光二极管自左至右一个个熄灭。

数电第六章

6.4
施密特触发器
施密特触发器是脉冲波形变换中经常使用的一种电路。它有两个重要特点：施密特触发器是脉冲波形变换中经常使用的一种电路。它有两个重要特点：输入信号从低电平上升时的转换电平和从高电位下降时的转换电平不同。 ①输入信号从低电平上升时的转换电平和从高电位下降时的转换电平不同。在电路状态转换时，通过内部正反馈使输出电压波形的边沿变得很陡峭。 ②在电路状态转换时，通过内部正反馈使输出电压波形的边沿变得很陡峭。利用这两个特点，利用这两个特点，可以将变化缓慢的信号波形整形为边沿陡峭的矩形而且还可以有效消除叠加在矩形脉冲上的噪声信号。波，而且还可以有效消除叠加在矩形脉冲上的噪声信号。
555定时器的工作原理 555定时器的工作原理
555定时器的工作状态取决于电压比较器C1和C2。下面讨论当高触发端输入电压大于阈值电压时的情况：
2 > U DD 3
+U DD 8 5k U+ U5k U+ TR 2 U5KΩ 1 U SS R 4 ∞ + C1 + － ∞ + C2 + － S Q
除555单定时器外还有双定时器556四定时器558单稳态触发器施密特触发器和多谐振荡器的电路符号为可重复触发型不可重复触发型单稳态触发器具有施密特特性的与非门符号多谐振荡器555定时器构成的施密特触发器单稳态触发器和多谐振荡器典型电路为555定时器构成的施密特触发器555定时器构成的单稳态触发器555定时器构成的多谐振荡器
C
0.01μ 0.01μf
(二)工作原理、工作波形与参数估算工作原理、充电 0V UIH 放电导通
V
工作原理 1. 稳定状态 UOL 该电路触发信号为负脉冲触发信号为负脉冲，该电路触发信号为负脉冲，不加触发信号时，触发信号时，uI = UIH (应 > 1/3 VCC)。充电，接通电源后 VCC 经 R 向 C 充电，上升。使 uC 上升。当 uC ≥ 2/3 VCC 时，满足 TR = uI > 1/3 VCC，TH = uI ≥ 2/3 VCC,因因 t 此 u 为低电平，V 导通，电容 C 经放 O 为低电平，导通， VCC 迅速放电完毕，电管 V 迅速放电完毕，uC ≈ 0 V。。这时TR = UIH > 1/3 VCC，这时 t TH = uC ≈ 0 < 2/3 VCC，uO 保持低电平不变。因此，低电平不变。因此，稳态时 uC ≈ 0 V，uO 为低电平。，为低电平。 t

数电第六章时序逻辑电路

• 根据简化的状态转换图，对状态进行编码，画出编码形式的状态图或状态表
• 选择触发器的类型和个数 • 求电路的输出方程及各触发器的驱动方程 • 画逻辑电路图，并检查电路的自启动能力 EWB
典型时序逻辑集成电路
• 寄存器和移位寄存器 – 寄存器 – 移位寄存器 –集成移位寄存器及其应用 • 计数器 – 计数器的定义和分类 – 常用集成计数器 • 74LVC161 • 74HC/HCT390 • 74HC/HCT4017 – 应用 • 计数器的级联 • 组成任意进制计数器 • 组成分频器 • 组成序列信号发生器和脉冲分配器
– 各触发器的特性方程组：Q n1 J Q n KQ n CP
2. 将驱动方程组代入相应触发器的特性方程,求出各触发器的次态方程,即时序电路的状态方程组
n n FF0：Q0 1 Q 0 CP n n n FF1：Q1 1 A Q0 Q1 CP
同步时序逻辑电路分析举例(例6.2.2C)
分析时序逻辑电路的一般步骤
• 根据给定的时序电路图写方程式 – 各触发器的时钟信号CP的逻辑表达式(同步、异步之分) – 时序电路的输出方程组 – 各触发器的驱动（激励）方程组 • 将驱动方程组代入相应触发器的特性方程,求出各触发器的次态方程,即时序电路的状态方程组 • 根据状态方程组和输出方程组,列出该时序电路的状态表,画状态图或时序图 • 判断、总结该时序电路的逻辑功能
• 电路中存在反馈
驱动方程、激励方程: E F2 ( I , Q )
状态方程 : Q n1 F3 ( E , Q n ) • 电路状态由当前输入信号和前一时刻的状态共同决定
• 分为同步时序电路和异步时序电路两大类
什么是组合逻辑电路?

数电第六章

四个自然二
G进3 制B码3 输入
××
×
×
×
×
G2七个B3乘B2积项B3 B2
G1 B2B1 B2B1
G0 B1B0 B1B0
×
×
在实现相同逻与辑阵功列能前提下，上图仅用了七个4个乘输积出项，在PRPOLMA与全或译码阵用列1之6个后。接从入而触降发低器了或组芯阵，片作列的为面反积馈，输提入高信了号芯，
实片现的时利序用逻率辑电实路现。多输入、多输出的复杂逻辑函数, PLA
较PROM优越。
2020/2/2
24
例5：PLA和D触发器组成的同步时序电路如图所示，要求：（1）写出电路的驱动方程、输出方程。（2）分析电路功能，画出电路的状态转换图。
2020/2/2
D0 D Q0 Q0 D Q1 Q1 D Q2 Q2 QCC CP
第六章可编程逻辑器件PLD
简介
可编程逻辑器件PLD概述可编程逻辑器件PLD的基本单元
可编程只读存储器PROM和可编程逻辑阵列PLA
可编程阵列逻辑PAL和通用阵列逻辑GAL
高密度可编程逻辑器件HDPLD原理及应用
现场可编程门阵列FPGA
随机存取存储器RAM
小 2020/2/2 结
1
系统放在一个芯片内厂商专直用接集做成出电。路（简称ASIC）
如：表芯
用户定制
ASIC
全定制厂（商F做ull出C半us成tom品Design IC）
集成电路
半定制（Semi-Custom Design IC）
半定制
标准单元（Standard Cell）门阵列（Gate Array）可编程逻辑器件（Programmable Logic Device）

数电第6章

第六章时序逻辑电路
图6–7 例3图
第六章时序逻辑电路
解该电路中，时钟脉冲接到每个触发器的时钟输入端，故为同步时序电路。 (1) 写出方程。 ① 激励方程如下：
J1 = xQn2 , K1 = xQ2n ; J 2 = xQ1n ; K 2 = xQ1n
第六章时序逻辑电路
② 写出次态方程。将上述激励函数代入触发器的特性方程中，即得每一触发器的次态方程如下：
第六章时序逻辑电路
(3) 画出状态迁移图。由状态真值表可得出相应的状态图，如图 6－8 所示。
第六章时序逻辑电路
图 6 – 8 例 3 状态迁移图
第六章时序逻辑电路
(4) 画出给定输入x序列的时序图。根据给出的x序列，由状态迁移关系可得出相应的次态和输出。如现态为 00，当x=1 时，其次态为 01，输出为0；然后将该节拍的次态作为下一节拍的现态，根据输入x和状态迁移关系得出相应的次态和输出，即 01 作为第二节拍的现态。当x=0 时，次态为 11，输出为 0，如此作出给定x序列的全部状态迁移关系，如下所示，其箭头表明将该节拍的次态作为下一节拍的现态。
D1 = Q3n ； D2 = Q1n ； D3 = Q2n
其次态方程为
Q1n+1 = Q3n ; Q2n+1 = Q1n ; Q3n+1 = Q2n
第六章时序逻辑电路
由此得出如表 6－2 所示的状态真值表和如图 6－5所示的状态图。由状态迁移图可看出该电路为六进制计数器，又称为六分频电路，且无自启动能力。
得其状态真值表如表 6 - 4所示。根据状态真值表可画出状态迁移图如图 6 - 11 所示，由此可看出该电路是异步五进制递增计数器，且具有自启动能力。

数字电路数字电子技术第6章

将加法计数器和减法计数器合并起来，并引入一加/减控制信号X便构成4位二进制同步可逆计数器，各触发器的驱动方程为：
J0 K0 1
J1 K1 XQ0 X Q0
J 2 K2 XQ0Q1 X Q0 Q1
J3 K3 XQ0Q1Q2 X Q0 Q1 Q2
数字电子技术基础
Q3 Q2
6.3 计数器
FF0：每来一个CP，向相反的状态翻转一次。所以选：J0=K0=1
Q1
Q0 1
FF3 Q 1J & C1
FF2 Q 1J & C1 1K & R Q
FF1
1J Q ∧
FF0
1J C1 1K R CP 计数脉冲 CR 清零脉冲 ∧ 下一页
∧
C1
1K & R
1K R
数字电子技术基础
n Q1n 1 Q0 Q1n
X=1时的状态图
Q 1Q 0 00 /1 10 /0 /0 01
n 输出方程简化为： Z Q1n Q0
n Z ( X Q1n ) Q0 作出X=1的状态表：
现
态
次
态
输出 Z
Q1 n Q0 n
Q1 n+1 Q0 n+1
完整的状态图
0/0
00 1/1 0/1 10
工作原理： 4个JK触发器都接成T’触发器。每来一个CP的下降沿时，FF0向相反的状态翻转一次；
每当Q0由1变0，FF1向相反的状态翻转一次；
每当Q1由1变0，FF2向相反的状态翻转一次；每当Q2由1变0，FF3向相反的状态翻转一次。
数字电子技术基础
上一页
下一页
回目录
退出

数电课件第6章

此后可从 Q0 ～ Qn-1 端获得并行的 n 位二进制数码，再用n个CLK脉冲又可实现串行输出操作。（ 3 ）若串行输入端状态为 0 ，则 n 个 CLK 脉冲后，寄存器便被清零。
举例: 题6.10、6.27
双向移位寄存器
S1S0用来选择工作状态
三种输入方式：并行输入：D0D1D2D3 右移串行输入: DIR 左移串行输入: DIL 输出方式：并行输出：Q0Q1Q2Q3
加 /减选择
CPI S LD U D
使能端
工作状态保持
S U/D
X
1
1
X
X
X
0
0
1
X
0
预置数(பைடு நூலகம்步)
加计数
0
1
1
减计数
进/借位
74LS191具有异步置数功能.
b.双时钟加/减计数器74LS193
C B LD
B C LD
74LS193具有异步清零和异步置数功能.
2、同步十进制计数器
同步十进制加法计数器: 在同步二进制加法计
③根据状态方程和输出方程计算、列状态转换表
输入现
A 0 0 0 0 1 0 0 1 1 0
态 0 1 0 1 0
次态
* Q2
输出 1 0 1 0 1 0 1 0 Y 0 0 0 1 1 0 0 0
Q2 Q1
0 1 1 0 1 1 0 0
Q1*
* Q1 Q1 状态方程： * Q2 A Q1 Q2
X
X X
1 1 1
74161具有异步清零和同步置数功能.
74163具有同步清零和同步置数功能.
题6.12
②同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位二进制数末位减1时，先判断，若第i位以下皆为0时，则第i位应翻转。 • 由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：

数字电子技术6章

(2)根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定
于电路当前的输入。穆尔型时序电路的其输出仅决定于电路的现态，与电
路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。
6.2 时序逻辑电路的分析方法
6.2.1 同步时序逻辑电路的分析方法 6.2.2 同步时序逻辑电路的描述方法 *6.2.3 异步时序逻辑电路的分析方法
• 方法：状态转换表、状态转换图、时序表
一、状态转换表
若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算出电路的次态和现态下的输出值；以得到的次态作为新的初态，和这时的输入变量取值一起再代入状态方程和输出方程进行计算，又得到一组新的次态和输出值。如此继续下去，把全部的计算结果列成真值表的形式，就得到了状态转换表。
在时钟脉冲的作用下，电路状态、输出状态随时间变化的波形图叫做时序图。
勇于开始，才能找到成功的路
四、基本分析步骤：
1
电路图
判断电路逻辑功能
时钟方程(可 2
省)、驱动方程
状态方程
和输出方程
状态图、 5 状态表、
SM图或时序图
3 4
计算
五、分析举例：
例
同步时序电路中 1 时钟方程：CLK2 CLK1 CLK0 CLK 此方程可省略。
按照此规则，就可根据状态转换表或状态转换图画出对应的SM图来。
S0到S5状态输出均为0，S6、S7状态输出为1，它们的次态都是S0。
四、时序图
CLK Q3
00 10 20 30 41 51 61 70 01 10
Q2 Q1 Y
0 00 0 10 1 00 1 10 0 00 0 10 1 01 0 00 1 11 0 00

数电第六章

0 1 2 3 4 5 6 7 8 9 10
3、器件实例：二－五－十进制异步计数器74LS290
思考：为怎样的计数方式？
3、器件实例：二－五－十进制异步计数器74LS290Fra bibliotek异步置9
异步清0
具有异步置9与异步清0的功能。
3、器件实例：二－五－十进制异步计数器74LS290
输出
CP输入
74LS290 2－5－10进制计数器 (a) 外引脚图 (b) 逻辑符号
0
1 2
3
4 5 6 0 1
0 0 0 1 1 1 0 1 0
0 0 1 1 1 0 0 0 1
0 1 1 1 0 0 0 1 0
0 0 0 0 0 1 0
1
0
状态图
排列顺序：
n n Q 2 Q1n Q0
/Y /0 /0 000→001→011 /1↑ ↓/0 100←110←111 /0 /0 (a) 有效循环 (b) 010 /1 无效循环 /0 101
00 1 10 0 011
01 0
10 1
?
高 3、器件实例：二－五－十进制异步计数器74LS290 位端
低位端
CLK
Q3 Q2 Q1 Q0
0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 1 0 1 0
一、同步计数器 1. 同步二进制计数器工作速度较快，工作频率也较高 ①同步二进制加法计数器 • 原理： 0＋1＝1 0111＋1＝1000 010111＋1＝011000 设计思路：若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为： Ti Qi 1Qi 2 ... Q0

数电第6章时序电路

' 2 ' 3 ' 1 ' 3 ' 0 ' (Q1Q0 )Q2 (Q3' (Q1Q0 )' )Q2
J2
* 1 ' 1 ' 0
K '2
' 1 ' 0
Q Q Q0 Q1Q Q0Q Q Q1
J1
* ' ' ' Q0 Q3' Q0 Q2 Q0 ' 3 ' 2 ' 0 '
' K1
0 0 1 1 0 1 1 0
0 1 0 1 0 1 0 1
0 1 1 0 1 0 0 0
1 0 1 0 1 0 1 0
6.4 同步时序逻辑电路的设计方法
逻辑电路设计:给定设计要求(或者是一段文字描叙,或者是状态图),求满足要求的时序电路. 设计步骤:
1、进行逻辑抽象,建立电路的状态转换图(状态转换表)。在状态表中未出现的状态将作为约束项 2、选择触发器,求时钟方程、输出方程和状态方程；时钟:若采用同步方案,则CP1=CP2=CPn；如果采用异步方案, 则需根据状态图先画出时序图,然后从翻转要求出发,为各个触发器选择合适的时钟信号；输出：输出与现态和输入的逻辑关系；状态：各触发器的次态输出方程。
这三组方程反映的电路中各个变量之间的逻辑关系。
3、进行计算:从输出方程和状态方程，不能看出电路状态的变化情况。还需要转换成状态转换表和状态转换图。
状态转换表：把任一组输入变量的值和电路的初态值代入状态方程和输出方程，得到电路的次态和输出值；把得到的次态作为新的初态，和现在的输入变量值再代入状态方程和输出方程，得到电路新的次态和输出值。如此继续下去，把每次得到的结果列成真值表的形式，得到状态转换表。

数字电子技术第6章寄存器与计数器

68
工作原理分析
69
74LS90具有以下功能：（1）异步清零。（2）异步置9。（3）正常计数。（4）保持不变。
70
例6-7 分别采用反馈清零法和反馈置9法，用 74LS90构成8421BCD码的8进制加法计数器。解：（1）采用反馈清零法。
71
（2）采用反馈置9法。
首先连接成8421BCD码十进制计数器，然后在此基础上采用反馈置9法。8进制加法计数器的计数状态为 1001、0000～0110，其状态转换图如图（a）所示。
41
6.4.1
集成同步二进制计数器
其产品多以四位二进制即十六进制为主，下面以典型产品 74LS161为例讨论。
42
① 异步清零。当CLR=0时，不管其它输入信号的状态如何，计数器输出将立即被置零。
43
② 同步置数。当CLR=1（清零无效）、LD=0时，如果有一个时钟脉冲的上升沿到来，则计数器输出端数据Q3～Q0等于计数器的预置端数据D3～D0。
13
例6-1 对于图6-4所示移位寄存器，画出下图所示输入数据和时钟脉冲波形情况下各触发器输出端的波形。设寄存器的初始状态全为0。
14
2. 集成电路移位寄存器常用集成电路移位寄存器为74LS194，其逻辑符号和引脚图如图所示。
15
16
例6-2 利用两片集成移位寄存器74LS194扩展成一个8位移位寄存器。
连接规律加法计数减法计数 T＇触发器的触发沿上升沿下降沿
CPi Q i 1
CPi Qi 1
CPi Q i 1
例子
25
CPi Qi 1
6.2.2
异步非二进制计数器

数电（ＰＤＦ）

第6 章时序逻辑电路61时序逻辑电路的简介§ 6.1 时序逻辑电路的简介时序逻辑电路结构基本单元:触发器(基本逻辑门+反馈线基本单元: 触发器( 基本逻辑门+ 反馈线)具有记忆功能输入输出取决于以前的状态同步的异步的所有触发器在时钟脉冲的同一个边沿被触发1时序电路分类触发器不在同一时刻触发时序电路的结构:组合逻辑电路+ 触发器（存储单元）X Z组合逻辑电路X: 外部输入Z：外部输出wQ触发器电路W: 控制输入J, K, D, TW:控制输入--J K D TQ:触发器的状态Q: 触发器的状态2XZ各变量之间的关系:组合逻辑电路(,)Z F X Q =)输出方程触发器电路wQ(,W H X Q =1n nG W +=特征方程驱动方程(,)QQ 按照电路中输出变量是否和输入变量直接相关时序电路Mealy -type (米里型)输出Z Q n X3Moore -type (莫尔型)输出Z ~ Q n§6.2 同步时序电路的分析电路分析: 给定电路, 研究电路的原理，描述电路的功能.例1: 分析下图的同步时序电路1)输入控制输入X J 0, K 0, J 1, K 14输出状态ZQ 1 (高位), Q 0 (低位)列出方程n nn表示当前状态不能省略n 表示当前状态，不能省略状态图图例0nQ 1n Q 11n Q +10n Q +XZ 状态表X/ZQ 1Q 00101000 0 00 0 10 1 00110010/00100001 0 01 0 11100 1 1010010/01/01/11/01/00000101 1 01 1 100110/10/010对应一个CLK每条转换线对应着真值表中的行7每条转换线对应着真值表中的一行4) 电路功能0/0X/Z Q 1Q 001110/01/01/11/01/0000/10/010状态图的主循环：摸3的双向加法器X=0, M-3 加法器：Z ＝1，进位；顺时针循环X=1M 3减法器借位8X=1, M-3 减法器：Z ＝1，借位。

数字电子技术基础第六章

解 (1) 写出电路方程式 ① 时钟方程 ② 驱动方程
D2= Q0 Q1
数字电子技术基础第六章
(2) 求电路状态方程
D2= Q0 Q1
数字电子技术基础第六章
(3)列电路状态转换真值表
D2= Q0 Q1
CP2 D2 CP1 D1 CP0 D0
000
00 1
10
0
1
001
0
1
00
1
0
010
00 0
10
Z(Z1，…Zj)
Q(Q1，…Qr)
各信号之间的逻辑关系方程组： Z＝F1(X，Qn) Y＝F2(X，Qn) Qn+1＝F3(Y，Qn)
Y(Y1，…Yr)
输出方程驱动方程状态方程
数字电子技术基础第六章
6.1.2 时序逻辑电路的分类
1、从控制时序状态的脉冲源来分：同步：存储电路里所有触发器有一个统一的时钟源
数字电子技术基础第六章
例：分析下图逻辑电路。
解：电路中，FF1的时钟CP1未与时钟源CP相连，属异步时序电路。 ⑴ 写各逻辑方程式：
。
① 各触发器的时钟信号逻辑方程： FF0：CP0＝CP，上升沿触发； FF1：CP1＝Q0，仅当Q0由0→1时，Q1状态才可能改变，否则 Q1 状态保持。 ② 输出方程：
数字电子技术基础第六章
（2）用D触发器实现
数字电子技术基础第六章
例2 试设计一个同步时序电路，要求电路中触发器Q0、Q1、 Q2及输出Y端的信号与CP时钟脉冲信号波形满足下图所示的时序关系。
解：据题意可直接由波形图画出电路状态图。
(1) 确定触发器的类型和个数
选择3个上升沿触发的JK 触发器。

数字电路第六章

= L
R
公式使用条件：
1、电路中仅有1个电抗元件； 2、激励信号是阶跃信号，或分段区间是常数。计算信号从某个初始值 x (0)变化到某个特定值 x (t) 所需要的时间： x (∞ ) − x (0)
t = τ ln
x (∞ ) − x (t )
第六章
脉冲波形的产生和整形
6.2 555定时器电路及其功能
第六章
脉冲波形的产生和整形
− t
四、三要素公式
x ( t ) = x ( ∞ ) + [ x ( 0 ) − x ( ∞ )] e
终止值初始值
τ
时间常数
注意事项：
1、求x(0)：电容（电感）看成短（开）路,保留原有的电压(流)值 2、求x(∞)：电容（电感）看成开（短）路 3、求时间常数：
τ = RC
脉冲波形的产生和整形
第六章脉冲波形的产生和整形下图是该电路的电压传输特性，它是一个典型的反相输出施密特触发特性。
如果参考电压由外接的电压Vco供给，则不难看出这时 Vt+ = Vco，Vt- = 1/2Vco，Vt= 1/2Vco。通过改变Vco值，可以调节回差电压的大小。
第六章
脉冲波形的产生和整形
第六章
脉冲波形的产生和整形
6.4 单稳态触发器
一、单稳态触发器特性
单稳态触发器与一般的双稳态触发器及施密特触发器不同之处在于：它只有一个稳态，另外有一个暂稳态。所谓暂稳态，是一个不能长久保持的状态，在暂稳态期间，电路中一些电压和电流会随着电容器的充电和放电发生变化。而稳态中，电路中电流及电压是不变的。在单稳态触发器中，没有外加触发信号的作用，电路始终处于稳态；在外加触发信号的作用下，电路能从稳态翻转到暂稳态，经过一段时间后，又能自动返回稳态。单稳态触发器处于暂稳态的时间通常取决于电容充电和放电的时间，这个时间等于单稳态触发器的输出脉冲的宽度。

数电第六章

数字电子技术基础-第六章_时序逻辑电路(完整版)

【2024版】精品课件-数字电子技术(第三版)(刘守义)-第6章

数电第六章

数电第六章时序逻辑电路

数电第六章

数电第6章

数字电路数字电子技术第6章

数电课件第6章

数字电子技术6章

数电 第六章

数电 第6章时序电路

数字电子技术 第6章 寄存器与计数器

数电（ＰＤＦ）

数字电子技术基础第六章

数字电路第六章

数电第六章

数电第6章时序电路

数字电子技术第6章寄存器与计数器