74LS138管脚功能
74ls138功能介绍
74ls138功能介绍74ls138引脚图74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
74ls138芯片的功能
74ls138芯片的功能
74LS138芯片是一种3-8译码器/解码器芯片，常用于数字电路设计中。
它的主要功能是将三位二进制输入信号转换为八个输出信号，用于实现多种不同的功能，如地址译码、数据选择等。
74LS138芯片有三个输入引脚，分别是A0、A1和A2，用于
输入三位的二进制编码。
它还有八个输出引脚，分别是Y0、
Y1、Y2、Y3、Y4、Y5、Y6和Y7，用于输出相应的二进制
编码。
在74LS138芯片中，输入信号通过内部逻辑电路被译码为活
动低电平信号，也就是说当对应的输入信号为“0”时，相应的
输出引脚会输出低电平。
而当对应的输入信号为“1”时，相应
的输出引脚会输出高电平。
作为一个3-8译码器/解码器，74LS138芯片可以实现多种不同的功能。
最常见的应用是地址译码。
在一个多路复用器中，当控制信号为三位二进制编码时，使用74LS138芯片可以将对
应的输入信号译码为八个输出信号，用于选择相应的通路。
此外，74LS138芯片还可以用于数据选择。
通过将输入信号与
选择信号进行逻辑与门操作，可以选择我们想要的数据进行输出，而将其他数据屏蔽。
此外，74LS138芯片还有一些其他的应用，例如时序控制，多
功能逻辑控制等。
通过合理的配置输入信号和选择信号，可以实现不同的功能。
总结起来，74LS138芯片是一种常用的3-8译码器/解码器芯片，它能够将三位的二进制输入信号译码为八个输出信号，用于实现多种不同的功能。
它在数字电路设计中具有广泛的应用，如地址译码、数据选择、时序控制等。
74ls138管脚图及功能
74ls138引脚图-74ls138管脚图及功能真值表74ls138引脚图74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
译码器引脚图
74LS138译码器引脚图，逻辑图及功能表74LS138与74HC的引脚图用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出功能介绍：就是38译码器，是TTL系列的，也就是74系列。
有三个输入端A0，A1,A2,其中A2是高位，输出是八个低电平输出Y0 ~ Y7，工作电压一般的5V就可以了，举个例子，你A0，A1,A2依次输入000，输出就是Y0，输入依次是001，输出就是Y1。
74ls381引脚图集成算术/逻辑运算单元（ALU）能够完成一系列算术运算和逻辑运算。
在这里我们介绍一种常用的集成算术/逻辑运算单元74LS381，它是四位算术/逻辑运算单元，管脚图如图3.3所示，A和B是预定的输入状态，根据输入信号S2～S0选择八种不同的功能。
图3.3 74LS381集成算术/逻辑运算单元（a）符号图(b)引脚图下面我们可以通过74LS381的功能表了解其功能。
表3.3 74LS381功能表由表3.3可知，74LS381能够进行六种算术和逻辑运算，并有清零和预置功能。
所谓清零是将各数据输出端的状态全为0；预置是使数据输出端输出预定的状态，进行预置操作时，预定的状态从A和B端输入.74ls00,74ls08引脚图[日期:2009-01-01 ] [来源:net 作者:佚名] [字体：大中小] (投递新闻)74ls00 是常用的2输入四与非门集成电路，他的作用很简单顾名思义就是实现一个与非门。
Vcc 4B 4A 4Y 3B 3A 3Y┌┴—┴—┴—┴—┴—┴—┴┐__ │14 13 12 11 10 9 8│Y = AB ）│2输入四正与非门74LS00 │1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1A 1B 1Y 2A 2B 2Y GND<74LS00引脚图>74LS00真值表：A＝1 B=1 Y=0A＝0 B=1 Y=1A＝1 B=0 Y=1A＝0 B=0 Y=1Vcc 4B 4A 4Y 3B 3A 3Y┌┴—┴—┴—┴—┴—┴—┴┐__ │14 13 12 11 10 9 8│Y = AB ）│2输入四正与非门74LS00 │1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1A 1B 1Y 2A 2B 2Y GND<74LS08引脚图>是常用的2输入四正与门电路74LS08真值表：a b y0 0 00 1 01 0 01 1 1基本RS触发器原理基本RS触发器原理1 基本RS触发器的工作原理基本RS触发器的电路如图1（a）所示。
74ls138管脚图及功能真值表
74ls138引脚图74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
74LS138中文资料P
74LS138中文资料
54LS138和74LS138 为3 线－8 线译码器共有54LS138 和74LS138 两种型式，其主要电特性的典型值如下：
54LS138 /74LS138 传播延迟时间22ns 功耗32mW
原理：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为
低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低
电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反
相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，138 还可作数据分配器。
图1 引脚图
图2 内部逻辑管脚图
引脚功能：
A、B、C 译码地址输入端
G1 选通端/(G2A)、/(G2B) 选通端（低电平有效）Y0～Y7 译码输出端（低电平有效）
真值表：
建议操作条件：
电气参数：
动态特性表：。
74ls138工作原理
74ls138工作原理
74LS138是一种3-8译码器，其工作原理如下：
该芯片有3个输入引脚（A0，A1，A2）和8个输出引脚
（Y0-Y7）。
输入引脚组合决定了哪个输出引脚将处于低电平状态，其余引脚则保持高电平状态。
在一个典型的情况下，输入引脚A0、A1和A2可以产生8个不同的输入组合。
每个组合决定了一个输出引脚处于低电平状态，而其他引脚则处于高电平状态。
通过输入引脚的不同组合，可以选择其中一个输出引脚处于低电平状态。
这对于选择不同的输出信号或驱动其他逻辑电路非常有用。
简而言之，74LS138将3个输入引脚的不同组合映射到8个输出引脚中的一个，从而实现了输入和输出之间的译码和转换功能。
这是一种常用的数字电路芯片。
74系列芯片引脚图及逻辑功能表
74LS11——3输入端3与门管脚图及逻辑功能表
74LS20——4输入端双与非门管脚图及逻辑功能表
74LS21——4输入端双与门管脚图及逻辑功能表
74LS27——3输入端三或非门管脚图及逻辑功能表
74LS42——BCD/十进制译码器管脚图及逻辑功能表
74LS138——3-8线译码器管脚图及逻辑功能表
74LS139——双2-4线译码器管脚图及逻辑功能表
74LS148——8-3线优先编码器管脚图及逻辑功能表
74LS151——八选一数据选择器管脚图及逻辑功能表
74LS153——双4选1数据选择器管脚图及逻辑功能表
74LS47——4线7段显示译码器，低电平有效，驱动共阳数码管
74LS55——双4输入与或非门
74LS54——4-2-3
与或非门
74LS08——2输入4与门。
74LS138与74HC的引脚图
74LS138与74HC的引脚图用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
解：由图3.3.8可见，74LS138仅有3个地址输入端。
如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。
取第（1）片74LS138的和作为它的第四个地址输入端（同时令），取第（2）片的作为它的第四个地址输入端（同时令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为图3.3.9 用两片74LS138接。
74ls138引脚图-74ls138管脚图及功能真值表
74ls138引脚图-74ls138管脚图及功能真值表2007年12月17日 22:33 本站原创作者：本站用户评论（0）关键字：74ls138引脚图74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
74LS138管脚功能的主要 介绍
74ls138引脚图74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
74ls138功能表
74ls138功能表74LS138是一款集成电路，是一种3-8译码器。
它能够将三位二进制输入转换成八个输出信号，具有广泛的应用领域。
首先，我们来了解一下74LS138的引脚功能。
它有15个引脚，其中包括三个输入引脚A0、A1和A2，八个输出引脚Y0、Y1、Y2、Y3、Y4、Y5、Y6和Y7，以及两个使能引脚E1和E2和一个输出使能引脚G。
引脚功能非常清晰明了，使我们可以简单地通过连接引脚来实现所需的功能。
那么，74LS138的功能是什么呢？它主要用于解码器的设计。
当我们输入三位二进制代码时，它会选择一个输出，并激活相应的输出引脚。
根据输入信号和使能引脚的状态，74LS138可以实现以下功能：1. 3-8译码器: 当使能引脚G为低电平时，无论使能引脚E1和E2的状态如何，74LS138都可以正常工作。
三位二进制代码将决定输出信号的激活状态。
比如，当输入是“000”时，输出引脚Y0将会被激活；当输入是“001”时，输出引脚Y1将会被激活；以此类推。
2. 2-4译码器: 当使能引脚G为低电平，使能引脚E1为高电平，使能引脚E2为低电平时，74LS138将工作为2-4译码器。
此时，只有四个输出引脚Y0、Y1、Y2和Y3会被激活。
根据两位二进制代码的输入信号，激活相应的输出引脚。
3. 输出选择器: 当使能引脚G为高电平，使能引脚E1和E2的状态无关紧要时，74LS138可以应用作为一个简单的八选一选择器。
在这种模式下，只有一个输出引脚被激活，输出引脚的选择由三位二进制代码确定。
值得一提的是，74LS138还具有连接能力，允许多个芯片级联，从而实现更大规模的译码和选择功能。
通过正确地连接多个74LS138芯片，我们可以构建出更为复杂的逻辑功能。
总结起来，74LS138是一款功能强大的集成电路，可以实现3-8译码器、2-4译码器和输出选择器等不同的工作模式。
它被广泛应用在数字电路设计、计算机接口、显示控制等领域。
译码器引应用图脚图
74LS138译码器引脚图，逻辑图及功能表74LS138与74HC的引脚图用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出功能介绍：74ls381引脚图集成算术/逻辑运算单元（ALU）能够完成一系列算术运算和逻辑运算。
在这里我们介绍一种常用的集成算术/逻辑运算单元74LS381，它是四位算术/逻辑运算单元，管脚图如图3.3所示，A和B是预定的输入状态，根据输入信号S2～S0选择八种不同的功能。
图3.3 74LS381集成算术/逻辑运算单元（a）符号图(b)引脚图下面我们可以通过74LS381的功能表了解其功能。
表3.3 74LS381功能表由表3.3可知，74LS381能够进行六种算术和逻辑运算，并有清零和预置功能。
所谓清零是将各数据输出端的状态全为0；预置是使数据输出端输出预定的状态，进行预置操作时，预定的状态从A和B端输入.74ls00,74ls08引脚图Vcc 4B 4A 4Y 3B 3A 3Y┌┴—┴—┴—┴—┴—┴—┴┐__ │14 13 12 11 10 9 8│Y = AB ）│2输入四正与非门74LS00 │1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1A 1B 1Y 2A 2B 2Y GND<74LS00引脚图>74LS00真值表：A＝1 B=1 Y=0A＝0 B=1 Y=1A＝1 B=0 Y=1A＝0 B=0 Y=1Vcc 4B 4A 4Y 3B 3A 3Y┌┴—┴—┴—┴—┴—┴—┴┐__ │14 13 12 11 10 9 8│Y = AB ）│2输入四正与非门74LS00 │1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1A 1B 1Y 2A 2B 2Y GND<74LS08引脚图>是常用的2输入四正与门电路74LS08真值表：a b y0 0 00 1 01 0 01 1 1基本RS触发器原理基本RS触发器原理1 基本RS触发器的工作原理基本RS触发器的电路如图1（a）所示。
74LS138管脚功能
74ls138引脚图74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
3-8译码器74LS138
3-8译码器74LS138引脚图及真值表
74LS138除了3线到8线的基本译码输入输出端外，为便于扩展成更多位的译码电路和实现数据分配功能，74LS138还有三个输入使能端EN1，EN2A和EN2B。
74LS138真值表和内部逻辑图
74LS138真值表和内部逻辑图分别见表1和图1（a）。
图1（c）所示符号图中，输入输出有效用极性指示符表示，同时极性指示符又标明了信号方向。
74138的三个输入使能（又称选通ST）信号之间是与逻辑关系，EN1高电平有效，EN2A 和EN2B低电平有效。
只有在所有使能端都为有效电平（EN1EN2A EN2B=100）时，74138才对输入进行译码，相应输出端为低电平，即输出信号为低电平有效。
在EN1EN2A EN2B≠100时，译码器停止译码，输出无效电平（高电平）。
图1 3线－8线译码器74LS138
（a）逻辑图（b）方框图（c）符号图
表1 74LS138真值表
集成译码器通过给使能端施加恰当的控制信号，就可以扩展其输入位数。
以下用74138为例，
说明集成译码器扩展应用的方法。
图3中，用两片74138实现4线/16线的译码器。
图3 74138扩展成4/16线译码器
74LS138引脚图
图4 74138引脚图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
74ls138引脚图74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
解：由图3.3.8可见，74LS138仅有3个地址输入端。
如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。
取第（1）片74LS138的和作为它的第四个地址输入端（同时令），取第（2）片的作为它的第四个地址输入端（同时令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为图3.3.9 用两片74LS138接成的4线－16线译码器式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁止，将的0000～0111这8个代码译成8个低电平信号。
而式（3.3.9）表明时，第（2）片74LS138工作，第（1）片74LS138禁止，将的1000～1111这8个代码译成8个低电平信号。
这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。
同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。
例2．74LS138 3－8译码器的各输入端的连接情况及第六脚（）输入信号A的波形如下图所示。
试画出八个输出引脚的波形。
解：由74LS138的功能表知，当（A为低电平段）译码器不工作，8个输出引脚全为高电平，当（A为高电平段）译码器处于工作状态。
因所以其余7个引脚输出全为高电平，因此可知，在输入信号A的作用下，8个输出引脚的波形如下：即与A反相；其余各引脚的输出恒等于1（高电平）与A的波形无关。
2.译码器译码器是组合电路的一部分。
所谓译码,就是把代码的特定含义“翻译”出来的过程,而实现译码操作的电路称为译码器。
译码器分成三类：（1）二进制译码器：如中规模2-4线译码器74LS139,3-8线译码器74LS138等。
（2）二-十进制译码器：实现各种代码之间的转换,如BCD码-十进制译码器74LS145等。
（3）显示译码器：用来驱动各种数字显示器,如共阴数码管译码驱动74LS48（或74LS248）共阳数码管译码驱动74LS47（或74LS247）等。
2.译码器实验（1）将二进制2-4线译码器74LS139插入IC 空插座中,管脚排列图见图13。
输入端G 、A 、B 接逻辑开关,输出端Y 0、Y 1、Y 2、Y 3 接LED 发光二极管,接通电源,按表5输入各逻辑电平,观察输出结果并填入表4.6中。
图13 74LS139管脚排列图图14 74LS138管脚排列图 表5 74LS139 2-4线译码器功能表输入输出G B A Y 0 Y 1 Y 2 Y 3 1 0 0 0 0 x 0 0 1 1 x 01 0 1注： 表中×为状态随意表6 74LS138 3线-8线译码器功能表输入 输出使能 选择Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7G 1 G 2 C B A x 1 0 x 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 x x x x x x 0 0 0 0 0 1 0 1 00 1 1 1 0 0 1 0 1 1 1 0 1 1 1注：G 2 = G 2A + G 2B ,表中×为状态随意将74LS138集成片插入IC 空插座中，输入端G 1、G 2A 、G 2B 、A 、B 、C 接逻辑开关,输出端Y 0 ～ Y 7接LED 发光二极管,接通电源,按表6输入各逻辑电平,观察输出结果并填入表6中。
使能端信号G 1、G 2A 、G 2B 满足表6条件时,译码器选通。
译码器扩展,用74LS139双2-4线译码器可接成3-8线译码器。
用74LS138两片3-8线译码器可组成4-16线译码器。
图15 74LS145管脚排列图（2）将BDC码-十进制译码器74LS145插入IC插座中,管脚排列图见图15,输入端A、B、C、D接8421码拨码开关,输出端“0~9”接LED发光二极管。
接通电源,拨动拨码开关,观察输出LED发光二极管是否和拨码开关所指示的十进制数字一致。
（3）将译码驱动器74LS48（或74LS248）和共阴极数码管LC5011-11（547R）插入IC空插座中,按图16接线。
接通电源后,观察数码管显示结果是否和拨码开关指示数据一致。
如无8421码拨码开关,可用四位逻辑开关（即普通拨动开关）代替。
图16 译码显示电路图四、注意事项插入或拔取集成片时须切断电源,不能带电操作。
译码器原理及常用译码器简介一. 译码器译码器的功能是对具有特定含义的输入代码进行"翻译"，将其转换成相应的输出信号。
译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。
1．二进制译码器(1) 定义二进制译码器:能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。
(2) 特点●二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。
●在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。
●有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。
(3) 典型芯片常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。
图7.7(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。
图7.7 T4138译码器的管脚排列图和逻辑符图中， A2、A1、A0 ------ 输入端；Y 0,Y 1,Y 2,Y 3,Y 4,Y 5,Y 6,Y 7------- 输出端；S 1,S 2,S 3 -------- 使能端，作用是禁止或选通译码器。
该译码器真值表如表7.1所示。
表7.1 T4138译码器真值表输 入 S 1 S 2+S 3 A 2 A 1 A 0输 出 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 71 0 0 0 0 1 0 0 0 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 11 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 d d d d d 1 d d d 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1由真值表可知，当s 1=1,s 2+s 3=0 时，无论A 2、A 1和A 0取何值，输出Y 0 、…、Y 7中有且仅有一个为0(低电平有效)，其余都是1。
2 .二-十进制译码器二-十进制译码器的功能:将4位BCD 码的10组代码翻译成10个十进制数字符号对应的输出信号。
例如，常用芯片T331是一个将8421码转换成十进制数字的译码器，其输入A 3～A 0为8421码，输出Y 0～Y 9分别代表十进制数字0～9。
该译码器的输出为低电平有效。
其次，对于8421码中不允许出现的6个非法码(1010～1111)，译码器输出端Y 0～Y 9均无低电平信号产生，即译码器对这6个非法码拒绝翻译。
这种译码器的优点是当输入端出现非法码时，电路不会产生错误译码。
（该译码器的逻辑电路图和真值表见教材中有关部分）3. 数字显示译码器数字显示译码器是不同于上述译码器的另一种译码器。
在数字系统中，通常需要将数字量直观地显示出来，一方面供人们直接读取处理结果，另一方面用以监视数字系统工作情况。
因此，数字显示电路是许多数字设备不可缺少的部分。
数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。
常用的数码管由七段或八段构成字形，与其相对应的有七段数字显示译码器和八段数字显示译码器。
例如，中规模集成电路74LS47，是一种常用的七段显示译码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。
该译码器能够驱动七段显示器显示0～15共16个数字的字形。
输入A3、A2、A1和A0接收4位二进制码，输出Q a、Q b、Q c、Q d、Q e、Q f和Q g分别驱动七段显示器的a、b、c、d、e、f和g段。
（74LS47逻辑图和真值表可参见教材中有关部分。
）七段译码显示原理图如图7.8(a)所示，图7.8(b)给出了七段显示笔画与0～15共16个数字的对应关系。
图7.8 七段译码显示原理及笔画与数字关系4．译码器应用举例译码器在数字系统中的应用非常广泛，它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。