第5章 存储器和IO空间
微机原理与接口技术(第三版)课本习题答案
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
微机原理复习题_第5、6章_半导体存储器、IO接口技术
第五章半导体存储器一．填空题1.某CPU 有20条地址总线，则寻址主存最大空间为________。
若其中128K×8存储空间全部由8K×8的EPROM 答案：1024K；162.对于SRAM，容量位16Ｋ×８的芯片共有________条地址线和________条数据线。
答案：14；83.采用局部片选译码片选法，如果有３条地址线不参加译码，将会产生________倍空间重叠。
答案：8二．选择题1.对于SRAM，容量为32KB 的芯片需（）根地址线。
CA.12B.14C.15D.162.在CACHE-主存层次中的替换法是由（）实现的；对虚拟存储器的控制是由（）完成的。
A;CA.硬件B.软件C.软硬件D.外部设备3.主存和CPU 之间增加高速缓存的目的是（）。
CA.扩大主存容量、提高速度B.解决主存和外存之间的速度匹配C.解决CPU 和主存之间的速度匹配D.解决CPU 和外存之间的速度匹配4.某计算机字长16位、存储容量64KB，若按字编址，则它的寻址范围是（）。
BA.0～64KB.0～32KC.0～64KBD.0～32KB5.某一容量为512×8位的RAM 芯片，除电源端和接地端外，该芯片引出线的最小数目应为（）个。
DA.9B.12C.17D.196.一EPROM 芯片的地址范围为30800H～30FFFH 无地址重叠，则该芯片的存储容量为（）。
BA.1KBB.2KBC.4KBD.8KB1.一台微机具有4KB 的连续存储区，其存储空间首地址为4000H，则末地址为（）。
AA.4FFFHB.5000HC.7FFFHD.8000H三．分析题1.有一2732EPROM 芯片的译码电路如图8所示，请计算该芯片的地址范围及存储容量A 11A 12A 13A 14A 15A 19地址范围：FF000H～FFFFFH存储容量：4KB第六章I/O接口技术一．填空题1.CPU通过一个外设接口同外设之间交换的信息包括数据信息、状态信息和______，这三个信息通常都是通过CPU的______总线来传送到。
微机原理第五章 存储器
（00000H~007FFH）
A11
CPU
A19
…
A0~A10
6116 CS
2）部分译码法 系统总线中的地址总线除片内地址外，部分高位地址（不是
全部高位地址）接到片外译码电路中参加译码，形成片选信号。 因此对应于存储芯片中的单元可有多个地址 。
（二）内存与CPU连接时的速度匹配
对CPU来说，读/写存储器的操作都有固定的时序（对8086 来说需要4个时钟周期），由此也就决定了对内存的存取速 度要求。
（三）内存容量的配置、地址分配 1. 内存容量配置
• CPU寻址能力（地址总线的条数） 软件的大小（对于通用计算机，这项不作为主要因素）
2. 区域的分配 RAM ROM 3. 数据组织 （按字节组织） 16位数据，低位字节在前，高位字节在后，存储器奇偶分体 （四）存储器芯片选择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等 方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。
24V
S
SiO2 G
D
字线
Vcc 位 线 输 出
P+ + + P+ N衬底
浮栅MOS
位
D
线
浮栅管
S
特点： 1）只读， 失电后信息不丢失 2）紫外线光照后，可擦除信息， 3）信息擦除可重新灌入新的信息（程序） 典型芯片（27XX） 2716（2K×8位），2764（8K ×8位）……
D0 D8
CE
址
线
存储体
启动
控制逻辑 控制线
读 写
数 据 CPU
电寄
路存
器数
[电脑基础知识]存储器原理与接口-du_OK
![[电脑基础知识]存储器原理与接口-du_OK](https://img.taocdn.com/s3/m/f8b43de655270722182ef7a6.png)
RAM
静态RAM（SRAM） 动态RAM（DRAM） 组合RAM（IRAM） Flash
ROM
掩膜型ROM 可编程ROM（PROM） 可擦除可编程ROM（EPROM） 电可擦除可编程ROM（E2PROM)
SRAM：其存储电路是以双稳态触发器为基础，只要不掉电，信息永不会丢失，不
需要刷新电路。SRAM的主要性能是：存取速度快、功耗较大、容量较小。它一般适 用于构成高速缓冲存储器（Cache）。
字长： n位
Write
内部存 储器
CPU与内存连接示意图
2021/8/18
19
5.3.2主存储器的基本组成
RAM
静态存储器（SRAM）
通常有6个MOS管构成的触发器作为基本 存储电路
动态存储器（DRAM）
单个MOS管组成基本存储电路
2021/8/18
20
静态RAM（SRAM）
MOS场效应管MOSFET（Metal-OxideSemiconductor Field-Effect-Transistor）
最大模式控制信号
由S2-S0经8288译码给出
2021/8/18
32
5.4 8086系统的存储器组织
2、存储器接口应考虑的几个问题
存储器与CPU之间的时序配合 CPU总线负载能力 存储芯片的选用CS OE
有效时，可以对该芯片进行读写操作
2021/8/18
33
3、CPU 提供的信号线
数据线 D15～D0 地址线 A19～A0
辅助硬件
辅助软硬件
CPU
Cache
主存
Cache存储层次
主存储器 实地址 物理地址
2021/8/18
主存
第五章存储器习题(可编辑修改word版)
第五章存储器及其接口1.单项选择题（1）DRAM2164(64K╳1)外部引脚有（）A.16 条地址线、2 条数据线B.8 条地址线、1 条数据线C．16 条地址线、1 条数据线 D.8 条地址线、2 条数据线(2)8086 能寻址内存贮器的最大地址范围为()A.64KBB.512KBC.1MBD.16KB（3）若用1K╳4b的组成2K╳8b的RAM，需要（）。
A．2 片 B.16 片 C.4 片 D.8 片（4）某计算机的字长是否 2 位，它的存储容量是 64K 字节编址，它的寻址范围是（）。
A．16K B.16KB C.32K D.64K（5）采用虚拟存储器的目的是（）A．提高主存的速度 B.扩大外存的存储空间C．扩大存储器的寻址空间 D.提高外存的速度（6）RAM 存储器器中的信息是（）A．可以读/写的 B.不会变动的C.可永久保留的D.便于携带的（7）用2164DRAM 芯片构成8086 的存储系统至少要（）片A．16 B.32 C.64 D.8（8）8086 在进行存储器写操作时，引脚信号 M/IO 和 DT/R 应该是（）A．00 B。
01 C。
10 D。
11（9）某SRAM 芯片上，有地址引脚线12 根，它内部的编址单元数量为（）A．1024 B。
4096 C。
1200 D。
2K（11）Intel2167(16K╳1B)需要（）条地址线寻址。
A．10 B.12 C.14 D.16（12）6116（2K╳8B）片子组成一个 64KB 的存贮器，可用来产生片选信号的地址线是（）。
A．A0~A10B。
A~A15C。
A11~A15D。
A4~A19（13）计算一个存储器芯片容量的公式为（）A．编址单元数╳数据线位数B。
编址单元数╳字节C．编址单元数╳字长D。
数据线位数╳字长（14）与 SRAM 相比，DRAM（）A．存取速度快、容量大B。
存取速度慢、容量小C．存取速度快，容量小D。
存取速度慢，容量大（15）半导动态随机存储器大约需要每隔（）对其刷新一次。
8086对存储器和io端口的编址方式 -回复
8086对存储器和io端口的编址方式-回复8086微处理器是Intel公司于1979年推出的一款16位微处理器，广泛应用于个人电脑和工业控制系统等领域。
在8086中，存储器和I/O端口被分别编址，下面将一步一步回答关于8086对存储器和I/O端口的编址方式的问题。
一、存储器的编址方式：8086微处理器使用20位地址总线，整个寻址空间范围为1MB（2^20）。
这种编址方式称为“段:偏移”地址形式。
1. 段选择器：在8086中，用于选择段的寄存器有CS（Code Segment, 代码段）、DS （Data Segment, 数据段）、SS（Stack Segment, 栈段）和ES（Extra Segment, 附加段）。
这些寄存器的值是16位的，用于存储存储器段的起始地址，偏移地址的计算需要与这些寄存器的值相结合。
2. 偏移地址：8086通过16位的偏移地址来表示存储器中的特定字节。
偏移地址可以是由程序员指定的常数，也可以是由程序中的地址计算得出的。
3. 存储器地址计算：8086微处理器将段选择器的值左移4位（乘以16），加上偏移地址的值。
例如，当使用DS和SI寄存器来指定一个存储器地址时，计算公式为：物理地址= DS * 16 + SI二、I/O端口的编址方式：8086微处理器使用16位地址总线寻址I/O端口。
I/O端口被视为存储器中的特殊地址，可以访问外部设备。
1. I/O端口地址空间：8086将I/O端口地址空间映射到存储器地址空间的一部分，称为I/O端口地址空间。
I/O端口地址空间的范围为0x0000到0xFFFF，共有65536个端口地址。
2. IN指令：IN指令用于从指定的I/O端口读取数据。
它需要提供一个8位或16位的端口地址。
IN指令执行时，8086将相应的端口地址发送给外部设备，然后接收来自该设备的数据。
例如，以下指令从I/O端口0x01 读取数据：IN AL, 0x013. OUT指令：OUT指令用于向指定的I/O端口写入数据。
微机原理和接口技术(第三版)课本习题答案解析
第二章 8086 体系结构与80x86CPU1．8086CPU 由哪两部份构成？它们的主要功能是什么？答：8086CPU 由两部份组成：指令执行部件<EU,Execution Unit>和总线接口部件<BIU,Bus Interface Unit>。
指令执行部件〔EU 主要由算术逻辑运算单元<ALU>、标志寄存器F R、通用寄存器组和E U 控制器等4个部件组成,其主要功能是执行指令。
总线接口部件<BIU>主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或者I／O 端口读取操作数参加E U 运算或者存放运算结果等。
2．8086CPU 预取指令队列有什么好处？ 8086CPU 内部的并行操作体现在哪里？答： 8086CPU 的预取指令队列由6个字节组成,按照8086CPU 的设计要求, 指令执行部件〔EU 在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。
从速度上看,该指令队列是在C PU 内部,EU 从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU 内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。
5．简述8086 系统中物理地址的形成过程。
8086 系统中的物理地址最多有多少个？逻辑地址呢？答： 8086 系统中的物理地址是由20 根地址总线形成的。
8086 系统采用分段并附以地址偏移量办法形成20 位的物理地址。
采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部份构成,都是16 位二进制数。
通过一个20 位的地址加法器将这两个地址相加形成物理地址。
具体做法是16 位的段基址左移4位<相当于在段基址最低位后添4个"0">,然后与偏移地址相加获得物理地址。
微机原理第5章半导体存储器(精)
高速缓冲存储器(Cache)。这个存储器 所用芯片都是高速的,其存取速度可与微处 理器相匹配,容量由几十K～几百K字节,通常 用来存储当前使用最多的程序或数据。
内存储器,速度要求较快(低于Cache),有一 定容量(受地址总线位数限制),一般都在几十 兆字节以上。
3
外存,速度较慢,但要求容量大,如软盘, 硬盘,光盘等。其容量可达几百兆至几十个 GB,又称“海量存储器”,通常用来作后备存 储器,存储各种程序和数据,可长期保存,易于 修改,要配置专用设备。
M / IO
•
1
前1K
A11
•
1
后1K
23
前 1K A =0 11 0000000000000000 ～ 0000001111111111B 即 0000～03FFH
后 1K A =1 11 0000100000000000 ～0000101111111111B 即 0800～0BFFH
可见,地址不连续!
选用存储器时,存取速度最好选与CPU 时序相匹配的芯片。另外在满足存储器总 容量前提下,尽可能选用集成度高,存储容量 大的芯片。
14
5.2 读写存储器RAM
5.2.1 静态RAM(SRAM) SRAM的基本存储电路由6个MOS管
组成,为双稳态触发器，其内部结构请自 己看书。
⒈ 2114存储芯片,为1K*4位
27
图中数据总线驱动器采用74LS245,其逻
辑框图与功能表三态如下:
门
A
•
•B
使能 方向控制
G
DIR
操作
&
•
•
0
0
BA
0
1
AB
微机(微型计算机技术及应用)选择题及答案(最终版)
第1章微型计算机概述1.微型计算机的硬件系统包括____A____.A．控制器、运算器、存储器和输入输出设备 B控制器、主机、键盘和显示器C．主机、电源、CPU和输入输出 D CPU、键盘、显示器和打印机2.CPU是由___B__组成的。
A．内存储器和控制器B．控制器和运算器C．内存储器和运算器D．内存储器、控制器和运算器3.中央处理器英文缩写是___B___。
A．MP B．CPU C．CU D．ALU4.微型计算机各部件之间是用__A___连接起来的。
A．系统总线B．AB C．CB D．DB5.通常计算机系统中的外围设备是指__A___A．外存储器、输入设备、输出设备B．外存储器、输入设备C．外存储器、输出设备D．输入设备、输出设备6.若把组成计算机中的运算器和控制器集成在一块芯片上成为___C__A．微型计算机B．单片机C．微处理器D．单板机7.8086是_C_A．单片机B．单板机C．微处理器D．微机系统8.将微处理器、内存储器及I/O接口连接起来的总线是__C_____。
A.片总线B.外总线C.系统总线D.局部总线9.微型计算机是以__B___为核心部件。
A．寄存器 B．微处理器 C．逻辑部件 D．控制部件10.微型计算机系统以__C__为主体。
A．系统软件 B．外部设备 C．微型计算机 D．操作系统11.目前微型机系统上广泛使用的机械式鼠标是一种___A___A．输入设备 B．输出设备C．输入输出设备 D．显示设备组成之一12.计算机系统总线中，用于传送读、写信号的是__C__。
A.地址总线B、数据总线C、控制总线D、以上都不对13.不属于微机应用特点的是__D__。
A.轻便、功耗低B.性能可靠C.结构灵活适宜性好D.应用面窄第2章 16位和32位微处理器1.当8086CPU的INTR=“1”时，且中断允许位IF=“1”，则CPU完成_C____后，响应该中断请求，进行中断处理。
A．当前时钟周期 B．当前总线周期 C．当前指令周期 D．下一个指令周期2.CPU的ALU主要完成_D_A．地址指针的变换B．中断管理C．产生各种时序D．算术，逻辑运算及移动操作3.8086/8088微机处理器的内部（C ），只负责指令的译码和执行.A.ALUB.BIUC.EUD.IEU4.8086CPU是__B___CPU。
微机原理和接口技术-5-2 存储系统
20
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
例3 （1）解：如果ROM和RAM存储器芯片都采用 8K×1的芯片，试画出存储器与CPU的连接图。
MREQ# A15-0 R/W#
CPU
D7~D0
OE#
例2解
微机原理与接口技术---Chapter5 存储器
MREQ# A20-0 R/W#
CPU
D7~D0
OE#
A20-18
000
3-8译码器
001
010
A17-0
WE A CS
256K ×8
D
WE A CS
256K ×8
D
WE A CS
256K ×8
D
D7~D0
D7~D0
D7~D0
…
111
WE A CS
如果采用的字节编址方式，则需要20条地址线，因为220=1024K byte。
注：字编址方式时，每个32位字地址能够访问4个字节； 如果按照字节编址方式，则每个地址只对应一个字节， 因此所需的地址数是前者的4倍， 218* 4=220 ，即需要20条地址线）
13
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
解：256K*8位SRAM芯片包含18根地址线 (1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线， 因为221=2048K， 其中高3位经过译码器输出后用于芯片选择， 低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。
第5章.IO接口WY001
5.3.2.程序查询式控制
一. 特点：
I/O操作总是由MPU通过程序查询外设的 状态来启动，即总是MPU主动，I/O被动。
二. 硬件接口结构 输入接口 输出接口
1.输入接口硬件结构
数 据 输 入 设 备
&
Pd
数据 锁存
三态缓冲 器(8位)
DB
Di
输入状态信息
N AB MPU
选 通
> D
R Q
三态缓冲 器(1位)
READY (状态 信息)
Ps
地 址 译 码
IOR
数据就绪？
Y
输入数据 状态位复位
+5V
准备就绪 触发器
&
(a) 硬件结构
(b) 工作流程
输入外设发选通信号锁存数据。Q = 1, READY =1 读状态标志，Ps有效，READY = 1,数据准备就绪； 执行IN 命令，Pd有效， 并使触发器复位
I/O地址译码例
地址范围：
A11
A0
××××001011110000 ××××001011110011
任意状态
片内地址
图中不接入
I/O地址译码例
译码电路图：
A1 A11 A10 A18 A3 A2 A9 A7 A4 ┇ A0
接口芯片
≥1 &
CE
2. 关于Intel系列MPU的I/O编址方式说明：
D7-D0 D7-D0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 D7 D6 D5 D4 D3 D2 D1 D0
D5
IOW
A9 | A3
A15 | A10 A2 A1 A0
《计算机原理与接口技术》课后题答案
第2章微型计算机基础2.8 在执行指令期间,BIU能直接访问存储器吗?为什么?解:可以.因为EU和BIU可以并行工作,EU需要的指令可以从指令队列中获得,这时BIU预先从存储器中取出并放入指令队列的。
在EU执行指令的同时，BIU 可以访问存储器取下一条指令或指令执行时需要的数据。
2.9 8086与8088CPU的主要区别有哪些？解：主要区别有以下几点：①8086的外部数据总线有16位，而8088的外部数据总线只有8位。
②8086指令队列深度为6个字节,而8088的指令队列深度为4个字节.③因为8086的外部数据总线有16位,故8086每个总线周期可以存取两个字节.而8088的外部数据总线因为只有8位,所以每个总线周期只能存取1个字节.④个别引脚信号的含义稍有不同.2.10 解:（1）要利用信号线包括WR#、RD#、IO/M#、ALE 以及AD0~AD7、A8~A19。
（2）同（1）。
（3）所有三态输出的地址信号、数据信号和控制信号均置为高阻态。
2.11解：在每个总线周期的T3的开始处若READY 为低电平，则CPU在T3后插入一个等待周期TW。
在TW的开始时刻，CPU还要检查READY状态，若仍为低电平，则再插入一个TW 。
此过程一直进行到某个TW开始时，READY已经变为高电平，这时下一个时钟周期才转入T4。
可以看出，插入TW周期的个数取决于READY电平维持的时间。
2.14 解：通用寄存器包含以下8个寄存器：AX、BX、CX和DX寄存器一般用于存放参与运算的数据或运算的结果。
除此之外：AX：主要存放算术逻辑运算中的操作数，以及存放I/O操作的数据。
BX：存放访问内存时的基地址。
CX：在循环和串操作指令中用作计数器。
DX：在寄存器间接寻址的I/O指令中存放I/O地址。
在做双字长乘除法运算时，DX与AX合起来存放一个双字长数。
SP：存放栈顶偏移地址。
BP：存放访问内存时的基地址。
SP和BP也可以存放数据，但它们的默认段寄存器都是SS。
计算机存储技术
◇扩展方法：
地址线全部连在一起，片选及控制信号全部连在一起，片0对
应数据线D0—D7，片1对应D8—D15，以此类推即可。
•容量的扩展：
◇当单芯片容量不足时，例如用2片6116（2K*8）扩展为
4K*8的存储器，此时涉及的主要问题是片选信号的产生。
共共88字节长字节长44字节为中断服务程序入口地址在逻字节为中断服务程序入口地址在逻辑段中的偏移量辑段中的偏移量22字节为对应逻辑段的段选择符字节为对应逻辑段的段选择符用来指示该段描述符在用来指示该段描述符在gdtgdt中的位置从而取得段中的位置从而取得段描述符得到段的基地址描述符得到段的基地址22字节为访问权限等信字节为访问权限等信baselimitidtr32位基地址16位段限段选择符在gdt中确定段基址偏移量任务状态段tss
D16-D23 6116（2）
D24-D31 6116（3）
A0—A10 CS OE
WE0
WE1
WE2
WE3
• 动态RAM (Dynamic RAM)
◇特点：集成度高，成本低，需动态刷新。
◇以2164A为例：
•地址线：A0—A7（分时复用）
Din
WE
RAS
2164
A0-A7
◇常用的DRAM有：
CAS Dout
◇常用的SRAM芯片： •21系列：2114（1K*4），6116（2K*8），6264 （8K*8） ，
62256(32K*8), •43系列：4361(64k*1) , 4363(16k*4) , 4364(8k*8) ,
43254(64k*4), 43256A(32k*8) , 431000A(128k*8)
微机原理 第五章 IO接口
控 制 逻 辑
8 8
IOR IOW
I/O 端口 (256个) 个
(3)使用专用I/O指令和 (3)使用专用I/O指令和 使用专用I/O 存储器访问指令有明显 区别, 区别,可使编制的程序 清晰易懂,便于检查. 清晰易懂,便于检查.
隔离I/O I/O方式 5.2.2 隔离I/O方式
5-16
2.缺点: 2.缺点: 缺点
AB 存储器 存 储 空 间 DB MPU
读 /写 I/O 端口 RD 源自R 控制 逻辑控制5.2.1 存储器映象方式
5-12
1.优点: 1.优点: 优点
AB 存储器 存 储 空 间 DB MPU
读 /写 I/O 端口 RD WR 控制 逻辑
控制
I/O操作与存储器操作完 (1) I/O操作与存储器操作完 全相同,无需使用专用I/O指 全相同,无需使用专用I/O指 I/O 令,而存储器操作指令及其寻 址方式非常丰富,从而使I/O 址方式非常丰富,从而使I/O 功能增强,编程方便,灵活. 功能增强,编程方便,灵活. I/O端口数目 端口数目( (2) I/O端口数目(即外设数 只受总存储容量的限制, 目)只受总存储容量的限制,大 大增加了系统的吞吐率. 大增加了系统的吞吐率. (3) 使微机系统的读写控制 逻辑简单. 逻辑简单.
存储器 (1MB)
控制
MEMR MEMW
控 制 逻 辑
8 8
IOR IOW
有两个地址空间, 有两个地址空间, 使用不同的读写 MPU 使用不同的读写 控制信号访问存储器 I/O端口 端口. 和I/O端口. MPU访问I/O端口必 访问I/O MPU访问I/O端口必 须采用专用I/O指令. 须采用专用I/O指令. I/O指令
微机原理 第五章 存储器
片选和读写控制逻辑
CS
1 0
RD
╳ 0
WR
╳ 1
操
作
无操作 RAM→CPU操作
0
0 0
1
0 1
0
0 1
CPU→RAM操作
非法 无操作
第5章 半导体存储器
存储器芯片的I/O控制
第5章 半导体存储器
静态RAM
静态随机存取存储器
SRAM的基本存储单元一
般由六管静态存储电路构 成，集成度较低，功耗较
大，无需刷新电路，由于
第5章 半导体存储器
半导体存储器的主要指标
容量：每个存储器芯片所能存储的二进制
数的位数。
存储器容量＝单元数×每单元数据位数(1、4或8) 例：Intel 2114芯片的容量为1K×4位，Intel 6264芯 片为8K×8位。 注：微机（8/16/32/64位字长） 兼容8位机==>以字节BYTE为单元
组成单元 触发器 极间电容 速度 集成度 快 低 慢 高 应用 小容量系统 大容量系统
SRAM
DRAM
第5章 半导体存储器
只读存储器ROM
掩膜ROM：信息制作在芯片中，不可更改
PROM：允许一次编程，此后不可更改
EPROM：用紫外光擦除，擦除后可编程；
并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在 线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的 EEPROM，但只能按块（Block）擦除
第5章 半导体存储器
存储器容量扩充
位数扩充
A9～A0 A9～A0 2114 CE （2） A9～A0 2114 I/O4～I/O1 CE （1） I/O4～I/O1
第五章通用和复用功能IO口
第五章通用和复用功能IO口1.引言通用和复用功能IO口是现代数字电路设计中的重要组成部分。
它们允许电路与外部设备进行通信和控制，实现数据的输入、输出和处理。
在本章中，我们将介绍通用和复用功能IO口的基本原理和应用。
通用功能IO口是一种通用的输入/输出接口，可以通过软件来配置不同的功能。
它可以被用作输入口，用来读取外部设备的状态；也可以被用作输出口，用来控制外部设备的运行。
通用功能IO口通常由一组引脚组成，每个引脚都可以配置为不同的功能。
通过编程的方式，我们可以根据需要来选择引脚的功能，并进行相应的输入和输出操作。
复用功能IO口是一种多功能的输入/输出接口，可以通过硬件设置来选择不同的功能。
它通常由一个多路器和多个外设模块组成。
多路器的作用是选择不同的外设模块进行连接，从而实现不同的输入和输出功能。
使用复用功能IO口，可以有效地减少芯片上的引脚数量，提高系统的可扩展性和灵活性。
4.通用功能IO口的应用通用功能IO口广泛应用于各种数字电路设计中。
它可以连接各种外设设备，如按钮、开关、传感器、LED灯等。
通过编程的方式，我们可以读取外设的状态，并根据需要来控制外设的运行。
通用功能IO口还可以连接到其他数字电路中，实现数据的输入、输出和处理。
例如，它可以与存储器、处理器、通信接口等进行连接，实现数据的存储、处理和传输。
5.复用功能IO口的应用复用功能IO口广泛应用于嵌入式系统和通信系统中。
它可以连接各种外设设备，如显示器、触摸屏、以太网接口、USB接口等。
通过硬件设置，我们可以选择不同的外设模块进行连接，并根据需要来实现不同的输入和输出功能。
复用功能IO口还可以连接到其他模块中，实现数据的传输和处理。
例如，它可以与显示模块、通信模块等进行连接，实现图形的显示、数据的传输等。
6.小结通用和复用功能IO口是现代数字电路设计中的重要组成部分。
它们允许电路与外部设备进行通信和控制，实现数据的输入、输出和处理。
通过软件和硬件的配置，我们可以选择引脚的功能，并进行相应的输入和输出操作。
微机原理与接口技术(第三版)&电子工业出版社&课本习题答案
&电子工业出版社&第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
第05章IO接口
举例
IN AL, 60H ；8位输 入指令 IN AX, 78H ；16位输 入指令 MOV DX, 312H ；端口 地址送DX IN AX, DX ；16位间 接输入指令
功能
把指定端口中 的数据读入AL 或AX中
IN ACC, DX
AL/AX ← （DX）
OUT ACC OUT ACC
PORT, DX,
图5-4 输出锁存电路
简单的输入／输出接口（图5-5）
• • 把地址译码、数据锁存与缓冲、状态寄存器、命令寄 存器各个电路组合起来，构成简单输入／输出接口 接口连接的信号： – 与系统总线连接：
地址总线A0～A15 数据总线D0~D7 控制总线M/IO#、RD# 、WR# （最小模式时）或 IOWC#、IORC#（最大模式时）相连接
高电平（无效）：缓冲器输出端呈高阻态。 低电平（有效，端口被选中 ）：已锁存的数据通过 74LS244送往系统数据总线，被CPU所接收。
图5-3 输入设备接口的数据锁存和缓冲电路
数据（命令）输出端口：
•
CPU送往外设的数据或命令，应由接口进行锁存， 以便使外设有充分的时间接收和处理。
第五章 存储器
1.静态SRAM 构成
• 存储元由双稳态触发器构成。双稳态触发器有两个稳定 状态，可用来存储一位二进制信息。只要不掉电，其存 储的信息可以始终稳定地存在。
• 集成度较高，功耗比双极型的低 • 存取速度较动态RAM快。 • SRAM一般采用“字结构”存储矩阵：
读写存储器RAM
组成单元 速度 集成度
应用
SRAM 触发器 快 低 小容量系统
DRAM 极间电容 慢 NVRAM 带微型电池 慢
高 大容量系统 低 小容量非易失
第二节 随机存取存储器RAM
1、定义：在计算机正常工作状态下,存储器的信息既可以随 机读,又可以随机写。
2、性质：RAM中的信息具有易失性。 3、分类:
也可以接地址线高位，或接地址译码器的输出端。 ③ 读写控制信号并联接到控制总线中的读写控制线上。 ④ 数据线分高低部分分别与数据总线相应位连接。
33
2.存储容量的扩展 • 线选法译码电路:用高端地址线作为芯片片选控制线。
D7～D0 A12～A0
A12～A0
0 0000 0000 0000 D7～D0 A12～A0
A19～A0 M/IO 1
WR D7～D0
CE A19～A0 1M×1(0#)
CE A19～A0 1M×1(1#)
CE A19～A0 1M×1(2#)
WE I/O
WE I/O
WE I/O
D0
D1
D2
CE A19～A0 1M×1(7#) WE I/O
D7
31
例2、2114（1K×4位）扩展1K×8位存储器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
前32K字（0000h-7FFFh）是内部数据存储器空间,包括 32K字 0000h-7FFFh）是内部数据存储器空间, 了DARAM和片内外设的映射寄存器。 DARAM和片内外设的映射寄存器。 和片内外设的映射寄存器 后32K字（8000h-FFFFh）空间的存储器为外部数据存 32K字 8000h-FFFFh） 储器。 储器。 1.数据存储器映射 1.数据存储器映射 片内有3个DARAM块：B0、B1和B2块。 片内有3 DARAM块 B0、B1和B2块 B0块 即可为数据存储器，也可配置为程序存储器。 B0块:即可为数据存储器，也可配置为程序存储器。 B1、B2块 只能配置为数据存储器。 B1、B2块:只能配置为数据存储器。 图示为数据存储器空间的映射。 图示为数据存储器空间的映射。
第0页数据地址映射 地址 0000h-0003h 0000h0004h 0005h 0006h 0023h0023h-0027h 002Bh-002Fh 002Bh0060h0060h-007Fh 名称 － IMR － IFR － － B2 说明 保留 中断屏蔽寄存器 保留 中断标志寄存器 保留 保留用作测试和仿真 双访问RAM B2块 RAM的 双访问RAM的B2块
编程时要注意， 编程时要注意，访问下面的数据存储器的地址空间是 非法的， 会对NMI置位。除了以下地址， NMI置位 非法的，并会对NMI置位。除了以下地址，任何对外 设寄存器映射中的保留地址的访问也是非法的。 设寄存器映射中的保留地址的访问也是非法的 保留地址的访问也是非法 0080h0080h-00FFh 0500h0500h-07FFh 1000h-700Fh 1000h7030h7030h-703Fh 7060h7060h-706Fh 77F4h77F4h-7FFFh 701Fh(CAN内部的 内部的) 701Fh-71FFh (CAN内部的) 7230h(部分在CAN内部 部分在CAN内部) 7230h-73FFh (部分在CAN内部) 7440h-74FFh 7440h7540h7540h-75FFh 7600h7600h-77EFh 7080h7080h-708Fh
使用电擦除的方式，进行程序的修改和开发。 使用电擦除的方式，进行程序的修改和开发。Flash 模块特点： 模块特点： • 运行在3.3V电压模式。 运行在3.3V电压模式。 电压模式 • 对Flash编程时需要在VCCP上有5V（±5％）电 Flash编程时需要在VCCP上 5V（ 编程时需要在VCCP ％）电 压供电。 压供电。 • Flash有多个向量，用来保护它，防止被擦除。 Flash有多个向量，用来保护它，防止被擦除。 有多个向量 • Flash的编程是由CPU来实现的。 Flash的编程是由CPU来实现的 CPU来实现
544字DARAM分为三块：B0、B1和 544字DARAM分为三块：B0、B1和B2 分为三块 该存储器空间主要用来保存数据，但是B0块也可以用 该存储器空间主要用来保存数据，但是B0块也可以用 B0 来保存程序。B0块 来保存程序。B0块配置成数据存储器空间还是程序 存储器空间，要由状态寄存器ST1的CNF位来决定： 存储器空间，要由状态寄存器ST1的CNF位来决定： ST1 （1）CNF=1，B0映射到程序存储器空间； CNF=1，B0映射到程序存储器空间； 映射到程序存储器空间 （2）CNF=0，B0映射到数据存储器空间。 CNF=0，B0映射到数据存储器空间。 映射到数据存储器空间 5.1.2 单访问RAM (SARAM) 单访问RAM 片内有2K字 单访问RAM（SARAM） 片内有2K字的单访问RAM（SARAM）,在一个机器周期 2K RAM
ቤተ መጻሕፍቲ ባይዱ
0:微控制器方式。 0:微控制器方式。 微控制器方式 此时访问的是片内程序存储器（片内Flash）0000h此时访问的是片内程序存储器（片内Flash）0000h片内程序存储器 Flash 7FFFh空间 空间。 7FFFh空间。 1:微处理器方式。 1:微处理器方式。 微处理器方式 此时访问的是片外程序存储器的0000h 7FFFh空间 片外程序存储器的0000h空间。 此时访问的是片外程序存储器的0000h-7FFFh空间。 无论MP/MC*引脚为何值，LF240xDSP都是从程序存储 无论MP/MC*引脚为何值，LF240xDSP都是从程序存储 MP/MC 器空间的0000h单元开始执行程序 0000h单元开始执行程序。 器空间的0000h单元开始执行程序。 5.3 数据存储器 寻址范围高达64K字： 寻址范围高达64K字 64K
有两个因素决定程序存储器的配置： 两个因素决定程序存储器的配置： 决定程序存储器的配置 CNF位 CNF位是状态寄存器ST1的 12位 位是状态寄存器ST1 （1）CNF位。CNF位是状态寄存器ST1的第12位，决定 DARAM中的B0块配置在数据存储器空间，还是配置在 DARAM中的B0块配置在数据存储器空间， 中的B0 程序存储器空间。 程序存储器空间。 0:256字的B0块被映射到数据存储器空间。 0:256字的B0块被映射到数据存储器空间。 256字的B0 数据存储器空间 1:256字的B0块被映射到程序存储器空间。 1:256字的B0块被映射到程序存储器空间。 256字的B0 程序存储器空间 复位时 CNF＝ B0块被映射到数据存储器空间 块被映射到数据存储器空间。 复位时，CNF＝0， B0块被映射到数据存储器空间。 （2）MP/MC*引脚。该引脚决定是从片内Flash读取指 MP/MC*引脚。该引脚决定是从片内Flash读取指 Flash 令。还是从外部程序存储器读取指令。 还是从外部程序存储器读取指令。
I/O空间访问的控制信号为IS* I/O空间访问的控制信号为IS*。 空间访问的控制信号为IS 所有64K的I/O空间均可以用IN和OUT指令来访问。 所有64K的I/O空间均可以用IN和OUT指令来访问。当执 64K 空间均可以用IN 指令来访问 行IN或OUT指令时，信号IS*变为有效,可作为外部 IN或OUT指令时，信号IS*变为有效, 指令时 IS I/O设备的片选信号。 I/O设备的片选信号。 设备的片选信号 访问外部I/O端口与访问程序存储器、数据存储器复用 访问外部I/O端口与访问程序存储器、数据存储器复用 I/O端口与访问程序存储器 相同的的地址总线和数据总线。 相同的的地址总线和数据总线。 数据总线的宽度为16位 若使用8位的外设， 数据总线的宽度为16位，若使用8位的外设，即可使用 16 高8位数据总线，也可使用低8位数据总线，以适应 数据总线，也可使用低 数据总线， 特定应用的需要。 特定应用的需要。
4.配置数据存储器 4.配置数据存储器 CNF位决定B0块的配置， CNF位是状态寄存器ST1的第 位是状态寄存器ST1 CNF位决定B0块的配置， CNF位是状态寄存器ST1的第 B0块的配置 12位 12位。 CNF＝ B0块被映射为数据存储器空间。复位时， 块被映射为数据存储器空间 CNF＝0，B0块被映射为数据存储器空间。复位时， CNF＝ CNF＝0 CNF＝1，B0块被映射到程序存储器空间。 CNF＝ B0块被映射到程序存储器空间。 块被映射到程序存储器空间 I/O空间 5.4 I/O空间 I/O空间的寻址可达64K字 图示为LF2407A的I/O空间 I/O空间的寻址可达64K字，图示为LF2407A的I/O空间 空间的寻址可达64K LF2407A 映射。 映射。
两种寻址方式：直接寻址和间接寻址。 两种寻址方式：直接寻址和间接寻址。 字为一页的数据块来对数据存储器进 直接寻址时，128字为一页 直接寻址时，128字为一页的数据块来对数据存储器进 行寻址。图示显示了这些块是如何被寻址的。 行寻址。图示显示了这些块是如何被寻址的。 全部64K的数据存储器分为512个数据页，其标号从0 全部64K的数据存储器分为512个数据页，其标号从0－ 64K的数据存储器分为512个数据页 511。当前页由状态寄存器ST0中的9 511。当前页由状态寄存器ST0中的9位数据页指针 由状态寄存器ST0中的 （DP）值来确定。 DP）值来确定。 因此，当使用直接寻址指令时，用户必须事先指定数 因此，当使用直接寻址指令时，用户必须事先指定数 直接寻址指令时 据页，并在访问数据存储器的指令中指定偏移量， 据页，并在访问数据存储器的指令中指定偏移量， 偏移量 偏移量为7 偏移量为7位。
片内有Flash存储器； Flash存储器 “LF” -片内有Flash存储器； LF LC” 片内有CMOS工艺的程序存储器， CMOS工艺的程序存储器 “LC -片内有CMOS工艺的程序存储器， LF2407/ LF2407A片内: LF2407A片内: 片内 32K字 32K字的FLASH ROM 2K字 单访问RAM（SARAM） 2K字的单访问RAM（SARAM） RAM 544字的双访问RAM-DARAM（B0块-256字；B1块-256字； 544字 双访问RAM-DARAM（B0块 256字 B1块 256字 RAM B2块 32字 B2块-32字） 5.1 片内存储器 双访问RAM 5.1.1 双访问RAM (DARAM) 一个机器周期内可被访问2 一个机器周期内可被访问2次，从而大大提高运行速度。 从而大大提高运行速度。
3.第 3.第0页数据地址映射 数据存储器中包括存储器映射寄存器， 数据存储器中包括存储器映射寄存器，它们位于数据 存储器映射寄存器 存储器的第 存储器的第0页（地址0000h-007Fh），表对第0页数 地址0000h-007Fh），表对第0 0000h ）， 据地址映射进行详细说明。应用中必须注意以下几 据地址映射进行详细说明。应用中必须注意以下几 点： （1）以零等待状态访问两个映射寄存器：中断屏蔽寄 以零等待状态访问两个映射寄存器： 两个映射寄存器 存器（IMR）和中断标志寄存器（IFR） 存器（IMR） 中断标志寄存器（IFR） （2）测试/仿真保留区被测试和仿真系统用于特定信 测试/仿真保留区被测试和仿真系统用于特定信 息发送。因此不能对测试/仿真地址进行操作。 息发送。因此不能对测试/仿真地址进行操作。 不能对测试