集成电路版图设计_实验五习题
专升本《集成电路版图设计》_试卷_答案
专升本《集成电路版图设计》一、(共75题,共150分)1. 单词“LAYOUT”的含义是:()。
(2分)A.版图B.电路C.输出.标准答案:A2. 集成电阻通常由扩散或者淀积层形成,通常可以用厚度一定的薄膜作为模型,因此习惯上把电阻率和厚度合成一个单位,称为()。
(2分)A.方块电阻B.电阻C.半导体电阻.标准答案:A3. 由于其较小的方块电阻,发射区是唯一适合于制作较小电阻(0.5~100)的区域。
对于发射区电阻可以忽略()和电导调制效应。
(2分)A.电流调制B.电压调制C.电荷调制.标准答案:B4. 在模拟BiCMOS工艺中,发射区电阻可以直接置入()外延层内;(2分)A.P型B.N型C.P型或N型.标准答案:A5. 电容的标准单位是()。
(2分)A.法拉B.伏特C.安培.标准答案:A6. CMOS工艺中的多晶硅-多晶硅电容,()可以用作多晶硅-多晶硅电容的下电极。
(2分)A.电阻多晶硅B.电容多晶硅C.多晶硅栅.标准答案:C7. 单位面积电容与相对介电常数即电介质常数成()。
(2分)A.反比B.正比C.无关.标准答案:B8. 流过导体的电流会在导体周围产生()。
(2分)A.电场B.磁场C.电磁场.标准答案:B9. 发射结和集电结的击穿决定了一个双极型晶体管的()工作电压。
重要的三种击穿电压为VEBO,VCBO,VCEO等。
(2分)A.最大 B.最小 C.任意.标准答案:A10. 发射极开路时集电极的击穿电压表示为VCBO,绝大多数晶体管的集电区和基区都是()的,所以VCBO通常很大。
(2分)A.重掺杂B.不掺杂C.轻掺杂.标准答案:C11. 二极管连接形式的晶体管可以作为一个很方便的基准()源。
(2分)A.电压B.电流C.电压或电流.标准答案:A12. 使用P型外延层,必须加入深的轻掺杂()型扩散区用于制作PMOS晶体管。
(2分)A.NB.PC.N或P.标准答案:A13. MOS晶体管是一种()控制器件。
本科生课-集成电路版图设计-实验报告
西安邮电大学集成电路版图设计实验报告学号:XXX姓名:XX班级:微电子XX日期:20XX目录实验一、反相器电路的版图验证1)反相器电路2)反相器电路前仿真3)反相器电路版图说明4)反相器电路版图DRC验证5)反相器电路版图LVS验证6)反相器电路版图提取寄生参数7)反相器电路版图后仿真8)小结实验二、电阻负载共源放大器版图验证9)电阻负载共源放大器电路10)电阻负载共源放大器电路前仿真11)电阻负载共源放大器电路版图说明12)电阻负载共源放大器电路版图DRC验证13)电阻负载共源放大器电路版图LVS验证14)电阻负载共源放大器电路版图提取寄生参数15)电阻负载共源放大器电路版图后仿真16)小结实验一、反相器电路的版图验证1、反相器电路反相器电路由一个PMOS、NPOS管,输入输出端、地、电源端和SUB 端构成,其中VDD接PMOS管源端和衬底,地接NMOS管的漏端,输入端接两MOS管栅极,输出端接两MOS管漏端,SUB端单独引出,搭建好的反相器电路如图1所示。
图1 反相器原理图2、反相器电路前仿真通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol,和schemetic保存在相同的cell中。
然后重新创建一个cell,插入之前创建好的反相器symbol,插入电感、电容、信号源、地等搭建一个前仿真电路,此处最好在输入输出网络上打上text,以便显示波形时方便观察,如图2所示。
图2 前仿真电路图反相器的输入端设置为方波信号,设置合适的高低电平、脉冲周期、上升时间、下降时间,将频率设置为参数变量F,选择瞬态分析,设置变量值为100KHZ,仿真时间为20u,然后进行仿真,如果仿真结果很密集而不清晰可以右键框选图形放大,如图3所示。
图3 前仿真结果3、反相器电路版图说明打开之前搭建好的反相器电路,通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件,在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
集成电路版图设计_实验四习题
集成电路版图设计_实验四习题
实验四:
1、新建版图文件后需要进行栅格设置,栅格设置的路径是: ;
2、调用库中的NMOS器件,设置Length= ;Total width= ;Gate
connection= ;bodytie Type= , 方向为;
3、调用库中的PMOS器件,设置Length= ;Total width= ;Gate
connection= ;bodytie Type= , 方向为;
4、采用金属层和工具绘制电源VDD线和地线GND;
5、采用金属层连接PMOS和NMOS的栅极;
6、拉伸线条的命令是,快捷键是;
7、移动元器件的命令是,快捷键是;
8、缩小视图的命令是,快捷键是;
9、添加标尺的命令是,快捷键是;
10、Creat label采用的图层名称是;
10、对版图做DRC检查,命令的路径是;
11、说明DRC检查需要做哪些设置?gpdk090DRC规则加载的路径是什么?
12、DRC通常会做哪些规则检查?
13、LVS如何设置?。
集成电路版图设计习题答案第九章集成电路版图设计实例
第9章集成电路版图设计实例【习题答案】1.版图设计关于数字地和模拟地的考虑事项是什么?答:一般的模拟集成电路中,通常既有数字信号又有模拟信号,数字信号和模拟信号之间容易发生干扰。
在版图设计过程中,还要考虑地噪声对电路的影响。
即在整体版图的设计中,需着重考虑电路噪声问题,按照尽量降低噪声的原则进行电路的整体布局。
首先,在总体版图的布局上,尽量将数字部分远离模拟部分,如果总体电路中模拟部分偏多,则在版图设计中将数字部分放在靠边的位置,而且把模拟部分中最容易被数字干扰的部分放到离数字部分最远的位置,同时在数字部分和模拟部分中间用接地的衬底接触来进行隔离,反之亦然。
其次,采用隔离环设计,对每个单元模块都用一层接地的衬底接触,一层接电源的N阱构成的隔离环来进行隔离。
对于整个模拟部分和数字也分别采用相同的隔离环隔离,数字电路的隔离环可以吸收数字电路的衬底噪声,从而可以减少通过衬底串扰到模拟电路的衬底噪声。
隔离环包的层数越多,理论上吸收衬底噪声效果越好。
但是要避免数字电路的p隔离环紧靠模拟电路的p型隔离环,因为在这种情况下数字地的噪声会串扰到模拟地。
从而使模拟地受到干扰。
最后,除了数字模块之外的其它单元模块尽量将距离缩短,这样一方面能尽量地减少互连线经过别的区域引入噪声,同时也能降低引线过长引起电压信号的衰减。
2.总结自己的版图设计技巧和经验。
3. 共质心MOS管设计时的注意事项是什么?答:低精度要求可采用一维共质心,高精度要求必须采用二维共质心。
共质心设计时需保证MO管的对称性和电流通路的对称性。
4. 静电保护的种类以及版图设计注意事项。
答:常用的二极管式的静电保护分为两种方式,一种是用MOS晶体管连接成二极管形式的静电保护,一种利用CMOS工艺中二极管的静电保护。
在MOS型静电保护版图设计中,主要考虑以下几点:●MOS管要分成多个管,叉指结构,以便形成多支路共同放电。
●因为放电瞬间流经MOS管的电流特别大,构成整个放电通路的任何导线的宽度一定要有足够保证,而且CMOS工艺对于每个接触孔能通过的电流密度还有要求,因此还要保证放电通路导线上孔的数目应尽量多。
数字电路版图设计
3.1 图层板 图层板工具条如图4所示
L-Edit产生的工艺图层的数目是没有限制的。这些图层显示在图 层板中。每一个图层都由一个小方块的图标来代表。各个图标以颜 色和花纹来相互区分。当把鼠标箭头放在某个图标上时,在状态栏 上显示该图层的名称(同时也会在鼠标箭头附近弹出图层名称)。 图层有选中与非选中之分。在任何时间只能选中一个图层,被 选中的图层称为当前图层。当前图层的名称显示在图层板上方的图 层显示框内,选中的图层的图标被小黑框标识。当用绘图工具绘图 时,只能在当前图层上绘制图形。绘制的图形的颜色和花纹与该图 层的图标相同。
数字电路版图设计( 实验五 数字电路版图设计(LEDIT) )
集成电路设计通常需要经历三个阶段:系统设计、 电路设计和版图设计。版图设计是IC设计的重要一环, 这也是IC设计的最后一个环节。版图编辑一般只能在 大型计算机和工作站上进行,因而硬件造价高,操作 复杂,维护困难。当然对于规模不是很大的电路,也 有一些微机版的版图编辑软件可以采用。在微机上使 用最为普通的是Tanner Tools中的L-Edit。其设计结 果的输出格式通常为标准的CIF格式,版图可以人工 布局布线,也可以根据电路设计完成后生成的EDIF 格式网表和利用标准单元库自动完成布局布线。 本实验就是利用版图编辑软件L-Edit来完成集成电路 的版图设计与编辑,使学生能够掌握集成电路版图设 计与编辑的基本知识与技能。
图3 L-Edit的用户界面
L-Edit的用户界面有以下元素: 1. 菜单栏(在标题栏下面); 2. 标准工具条(Standard toolbar); 3. 编辑工具条(Editing toolbar); 4. 绘图工具条(Drawing toolbar); 5. 验证工具条(Verification toolbar); 6. 布图布线工具条(Place and route toolbar); 7. 图层板(Layer palette); 8. 状态栏(Status Bar); 9. 鼠标键条(Mouse button bar); 10. 定位器(Locator); 11. 版图区(Layout area); 12. 命令行界面(Command line interface)。
(完整版)集成电路设计复习题及解答
集成电路设计复习题绪论1.画出集成电路设计与制造的主要流程框架。
2.集成电路分类情况如何?集成电路设计1.层次化、结构化设计概念,集成电路设计域和设计层次2.什么是集成电路设计?集成电路设计流程。
(三个设计步骤:系统功能设计逻辑和电路设计版图设计)3.模拟电路和数字电路设计各自的特点和流程4.版图验证和检查包括哪些内容?如何实现?5.版图设计规则的概念,主要内容以及表示方法。
为什么需要指定版图设计规则?6.集成电路设计方法分类?(全定制、半定制、PLD)7.标准单元/门阵列的概念,优点/缺点,设计流程8.PLD设计方法的特点,FPGA/CPLD的概念9.试述门阵列和标准单元设计方法的概念和它们之间的异同点。
10.标准单元库中的单元的主要描述形式有哪些?分别在IC设计的什么阶段应用?11.集成电路的可测性设计是指什么?Soc设计复习题1.什么是SoC?2.SoC设计的发展趋势及面临的挑战?3.SoC设计的特点?4.SoC设计与传统的ASIC设计最大的不同是什么?5.什么是软硬件协同设计?6.常用的可测性设计方法有哪些?7. IP的基本概念和IP分类8.什么是可综合RTL代码?9.么是同步电路,什么是异步电路,各有什么特点?10.逻辑综合的概念。
11.什么是触发器的建立时间(Setup Time),试画图进行说明。
12.什么是触发器的保持时间(Hold Time),试画图进行说明。
13. 什么是验证,什么是测试,两者有何区别?14.试画图简要说明扫描测试原理。
绪论1、 画出集成电路设计与制造的主要流程框架。
2、集成电路分类情况如何?集成电路设计1. 层次化、结构化设计概念,集成电路设计域和设计层次分层分级设计和模块化设计.将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别,⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路这个级别可以再分解到复杂性更低的设计级别;这样的分解一直继续到使最终的设计级别的复杂性足够低,也就是说,能相当容易地由这一级设计出的单元逐级组织起复杂的系统。
集成电路版图培训实验报告
集成电路版图培训实验报告文件编码(008-TTIG-UTITD-GKBTT-PUUTI-WYTUI-8256)淮海工学院电子工程学院实习报告书实习名称:专业实习实习地点:苏州集成电路设计中心实习时间:—专业名称:电子科学与技术班级:电科121*名:**学号:1 引言大学生专业实习是大学学习阶段在完成一定的课程后所要进行的非常重要的一个实践环节,实习是每一个合格的大学生必须拥有的一段,它使我们在实践中增强专业意识和实践意识。
这次专业实习学校安排我们到苏州国际科技园进行为期五天的实习,在实习期间,我们得到了实习公司的大力支持,更有相关培训老师的的悉心培训指导,通过实习使我们对自己未来工作方向有了更清晰认识,为我们以后进一步走向社会打下坚实的基础。
2 实习目的专业实习是电子科学与技术专业安排在校外进行的实践性教学环节,也是在专业基础课、专业课等基本学完之后的又一次实践性教学。
其目的让学生了解实际的集成电路芯片的设计、版图绘制和检测等过程。
把学过的理论知识与实际有机结合起来,为后续专业课的学习以及以后走向工作岗位打下一定的基础。
3 实习目标(1)熟悉集成电路版图设计、集成电路测试技术、半导体器件识别等。
(2)熟悉集成电子产品制造技术,了解集成电子产品生产装配工艺和过程,生产安全操作规范。
熟悉集成电子产品检测,集成电子产品的调试。
(3)通过行业报告、参观展厅、参观封装厂等了解集成电路行业。
CMOS电路设计。
学会行业软件使用:Linux基本操作及实践练习、EDA工具培训与练习、物理版图设计的基础概念。
(4)学习现场工作人员的优秀品质和敬业精神,培养正确的劳动观念和独立工作能力。
4 实习内容(1)集成电路行业报告、实训课(测试、版图、行业软件使用)、参观展厅、参观工厂(芯片封装厂)。
(2)基础理论:集成电路行业介绍、CMOS电路设计、半导体物理。
工具使用:Linux基本操作及实践练习、EDA工具培训与练习、物理版图设计的基础概念。
《超大规模集成电路设计》考试习题(含答案)完整版
1.集成电路的发展过程经历了哪些发展阶段?划分集成电路的标准是什么?集成电路的发展过程:•小规模集成电路(Small Scale IC,SSI)•中规模集成电路(Medium Scale IC,MSI)•大规模集成电路(Large Scale IC,LSI)•超大规模集成电路(Very Large Scale IC,VLSI)•特大规模集成电路(Ultra Large Scale IC,ULSI)•巨大规模集成电路(Gigantic Scale IC,GSI)划分集成电路规模的标准2.超大规模集成电路有哪些优点?1. 降低生产成本VLSI减少了体积和重量等,可靠性成万倍提高,功耗成万倍减少.2.提高工作速度VLSI内部连线很短,缩短了延迟时间.加工的技术越来越精细.电路工作速度的提高,主要是依靠减少尺寸获得.3. 降低功耗芯片内部电路尺寸小,连线短,分布电容小,驱动电路所需的功率下降.4. 简化逻辑电路芯片内部电路受干扰小,电路可简化.5.优越的可靠性采用VLSI后,元件数目和外部的接触点都大为减少,可靠性得到很大提高。
6.体积小重量轻7.缩短电子产品的设计和组装周期一片VLSI组件可以代替大量的元器件,组装工作极大的节省,生产线被压缩,加快了生产速度.3.简述双阱CMOS工艺制作CMOS反相器的工艺流程过程。
1、形成N阱2、形成P阱3、推阱4、形成场隔离区5、形成多晶硅栅6、形成硅化物7、形成N管源漏区8、形成P管源漏区9、形成接触孔10、形成第一层金属11、形成第一层金属12、形成穿通接触孔13、形成第二层金属14、合金15、形成钝化层16、测试、封装,完成集成电路的制造工艺4.在VLSI设计中,对互连线的要求和可能的互连线材料是什么?互连线的要求低电阻值:产生的电压降最小;信号传输延时最小(RC时间常数最小化)与器件之间的接触电阻低长期可靠工作可能的互连线材料金属(低电阻率),多晶硅(中等电阻率),高掺杂区的硅(注入或扩散)(中等电阻率)5.在进行版图设计时为什么要制定版图设计规则?—片集成电路上有成千上万个晶体管和电阻等元件以及大量的连线。
集成电路版图设计考试题目
集成电路版图设计考试题⽬1、集成电路版图设计师共设 4 个等级,分别是__版图设计员__、__助理版图设计师__、__版图设计师__、__⾼级版图设计师__。
2、元素周期表中⼀些元素(如硅锗)的电学特性介于⾦属与⾮⾦属之间,叫__半导体__。
3、标准双极⼯艺基区⽅块电阻的典型范围为__100 ~ 200 ?/□__。
4、发射区电阻必须置于适合的隔离岛中,通常的做法是发射区电阻制作在基区扩散内,基区扩散⼜制作在⼀个__N阱__内。
5、在零偏压下,这种电容能提供较⼤的单位⾯积电容(典型值为 0.8fF/um2),但这种电容会随着反偏电压的增⼤⽽逐渐__减⼩__。
6、使⽤⾼介电常数的电介质,利⽤相对较⼩的区域制作__⼤电容器__。
7、结电容通常作在隔离岛内,隔离岛必须制作接触以确保集电结__反偏__,该接触也是的集电结和发射结并联,从⽽增⼤了总电容。
8、品质因数的⼀般性原则寄⽣效应越⼩,Q__越⼤__。
9、集电极开路时发射结击穿电压表⽰为 VEBO。
对于标准双极型⼯艺制造的 NPN晶体管,VEBO⼤约 __7V__左右。
10、当 NPN 晶体管的发射结和集电结都处于正偏时就会进⼊__饱和⼯作__状态。
11、发射结齐纳⼆极管的发射区通常为圆形或椭圆形。
采⽤圆形是为了防⽌发射区拐⾓处的__电场增强__。
12、使⽤N型外延层,必须加⼊深的轻掺杂P型扩散区⽤于制作 __NMOS___ 晶体管13、MOS晶体管是__4__端器件。
14、器件的⼏何图形加⼯精确的介质物理学对图像的⼤⼩和__层次__15、集成电路版图设计步骤:__线路图__、___版图__、__DRC__、__LVS__16、LayOut的含义是指:___版图__17、集成电阻通常由扩散或者沉淀层形成,通常可以⽤厚层⼀定的薄膜作为模型,因此习惯上把电阻率和厚度合成⼀个单位,称为__⽅块电阻__。
18、由于其较⼩的⽅块电阻,发射区是唯⼀适合于制作较⼩电阻(0.5 ~ 100?)的区域。
(完整word版)三输入与或门设计
《集成电路版图设计》实验(一):三输入与或门设计一.设计目的1、掌握使用Ledit软件绘制基本的元器件单元版图。
2、掌握数字电路基本单元CMOS版图的绘制方法,并利用CMOS版图设计简单的门电路,然后对其进行基本的DRC检查。
3、学习标准逻辑单元的版图绘制。
二.设计原理(一)设计步骤:1、设计参数设置:包括工艺参数设置(理解Technology Unit和Technology Setup的关系)、栅格设置(理解显示栅格、鼠标栅格和定位栅格)、选择参数设置等2、布局布线:安排各个晶体管、基本单元、复杂单元在芯片上的位置,并且设计走线,实现管间、门间、单元间的互连。
4、尺寸确定:确定晶体管尺寸(W、L)、互连尺寸(连线宽度)以及晶体管与互连之间的相对尺寸等(此次实验可以忽略)。
5、版图编辑(Layout Editor ):规定各个工艺层上图形的形状、尺寸和位置。
6、布局布线(Place and route ):给出版图的整体规划和各图形间的连接。
7、版图检查(Layout Check ):设计规则检验(DRC,Design Rule Check),能够找到DRC规则在版图的应用点。
(二)设计目标:1、满足电路功能、性能指标、质量要求。
2、尽可能达到面积的最小化,以提高集成度,降低成本。
3、尽可能缩短连线,以减少复杂度,缩短延时、改善可靠性.三.设计内容用CMOS工艺设计一个三输入与或门F=A+B﹡C,进行基本的DRC检查。
四。
评价标准本次的实验作业旨在让同学通过亲身实践,对所学的CMOS集成电路设计有一个更系统更全面的了解,并且通过软件的使用,达到将来参与电路设计工作的的入门练习作用.五.部分设计规则描述设计规则是设计人员与工艺人员之间的接口与“协议”, 版图设计必须无条件的服从的准则,可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。
设计规则主要包括几何规则、电学规则以及走线规则。
集成电路设计练习题
集成电路设计练习题20091、说明一个半导体集成电路成本的组成。
、说明一个半导体集成电路成本的组成。
2、简述CMOS 工艺流程。
简述CMOS 集成电路制造的过程中需要重复进行的工艺步骤。
集成电路制造的过程中需要重复进行的工艺步骤。
3、描述你对集成电路工艺的认识。
列举几种集成电路典型工艺。
工艺上常提到0.25,0.18指的是什么?简述CMOS 工艺技术的发展趋势。
工艺技术的发展趋势。
4、你知道的集成电路设计的表达方式有哪几种?、你知道的集成电路设计的表达方式有哪几种?5、现有一用户需要一种集成电路产品,要求该产品能够实现如下功能:y=lnx 其中,x 为4位二进制整数输入信号。
制整数输入信号。
y 为二进制小数输出,要求保留两位小数。
电源电压为3~5v 假设公司接到该项目后,交由你来负责该产品的设计,试讨论该产品的设计全程。
6、请谈谈对一个系统设计的总体思路。
针对这个思路,你觉得应该具备哪些方面的知识?7、描述你对集成电路设计流程的认识。
、描述你对集成电路设计流程的认识。
8、集成电路前端设计流程,后端设计流程,相关的工具。
9、从RTL synthesis 到tape out 之间的设计flow ,并列出其中各步使用的tool. 1010、简述、简述FPGA 等可编程逻辑器件设计流程。
1111、简述半定制数字电路的设计流程。
、简述半定制数字电路的设计流程。
、简述半定制数字电路的设计流程。
1212、简要说明并比较数字集成电路几种不同的实现方法。
、简要说明并比较数字集成电路几种不同的实现方法。
1313、什么是集成电路的设计规则。
、什么是集成电路的设计规则。
、什么是集成电路的设计规则。
1414、同步电路和异步电路的区别是什么?、同步电路和异步电路的区别是什么?、同步电路和异步电路的区别是什么?1515、画出、画出CMOS 电路的晶体管级电路图,实现Y=AB+C(D+E) 1616、在、在CMOS 电路中,电路中,要有一个单管作为开关管精确传递模拟低电平,要有一个单管作为开关管精确传递模拟低电平,要有一个单管作为开关管精确传递模拟低电平,这个单管你会用这个单管你会用P 管还是N 管,为什么?管,为什么?1717、硅栅、硅栅COMS 工艺中N 阱中做的是P 管还是N 管,N 阱的阱电位的连接有什么要求?阱的阱电位的连接有什么要求?1818、名词解释:、名词解释:VLSI, CMOS, EDA, VHDL, DRC, LVS, DFT, STA 1919、画出、画出CMOS 与非门的电路,并画出波形图简述其功能。
集成电路设计基础作业题解答(5~7)
第五次作业4.14、改正图题4.14所示TTL电路的错误。
如下图所示:解答:(a)、BABAY••=•=0,A,B与非输出接基极,Q的发射极接地。
从逻辑上把Q管看作单管禁止门便可得到BAY•=。
逻辑没有错误!若按照题干中所示接法,当TTL与非门输出高电平时,晶体管Q的发射结要承受高压,必然产生巨大的电流。
为了不出现这种情况,可以在基极加一电阻或者在发射极加一二极管。
但发射极加二极管后会抬高输出的低电平电压。
所以只能在基极加一大电阻,实现分压作用。
另外一种方法是采用题4.15(a)图中的A输入单元结构。
&&≥111(b)、要实现由,我们可以使用线与+得到和B A B A 。
但题干中的线与功能不合理。
若其中一个为高电平且另外一个为低电平时,高电平输出降会往低电平输出灌电流,从而容易引起逻辑电平混乱。
为了消除这一效应,可以在各自的输出加一个二极管。
(c)、电阻不应该接地,应该接高电平(d)、电阻不应该接VCC ,而应该接低电平4.15、试分析图题4.15(a ),(b)所示电路的逻辑功能。
解答:图(a )中,单元1实现了A 的电平输入,B 是A 的对称单元。
功能单元2实现了A 和B 输入的或逻辑功能单元4充当了Q8管的泄放网络,同时抬高了Q3,Q4管的输入逻辑电平,另外该单元还将或的结果传递给了Q8管功能单元3中的Q8管实现了非逻辑,Q6和Q7复合管加强了输出级的驱动能力。
综上所述,4.15(a )电路实现功能为B A Y +=,即或非的功能图(b)中,Q1,Q2管依然实现传递输入的功能,Q3,Q4管实现或非的功能 Q6管和Q5管以及R5,R7共同组成的泄放网络实现了电压的传递Q9管实现了非功能,Q7,Q8管依然是用来驱动负载的。
Q9管和Q7,Q8轮流导通 综上所述,4.15(b )实现的功能为B A B A Y +=+=第六次作业:5.1已知一ECL 电路如图题5.1所示,其Vcc=0V ,V EE =-4.5V ,V BEF =0.8V ,V BB =-1.2V ,逻辑摆幅V L =0.8V 且对称于参考电压,各管的I E,MAX =5mA ,并假设输入和输出的逻辑电平V i ,V o 相互匹配,且忽略基极电流的影响。
集成电路基础工艺和版图设计测试试卷
集成电路基础工艺和版图设计测试试卷(考试时间:60分钟,总分100分)第一部分、填空题(共30分。
每空2分)1、NMOS是利用电子来传输电信号的金属半导体;PMOS是利用空穴来传输电信号的金属半导体。
2、集成电路即“IC”,俗称芯片,按功能不同可分为数字集成电路和模拟集成电路,按导电类型不同可分为双极型集成电路和单极型集成电路,前者频率特性好,但功耗较大,而且制作工艺复杂,不利于大规模集成;后者工作速度低,但是输入阻抗高、功耗小、制作工艺简单、易于大规模集成。
3、金属(metal)—氧化物(oxid)—半导体(semiconductor)场效应晶体管即MOS管,是一个四端有源器件,其四端分别是栅极、源极、漏极、背栅。
4、集成电路设计分为全定制设计方法和半定制设计方法,其中全定制设计方法又分为基于门阵列和标准单元的设计方法,芯片利用率最低的是基于门阵列的设计方法。
第二部分、不定项选择题(共45分。
每题3分,多选,错选不得分,少选得1分)1、在CMOS集成电路中,以下属于常用电容类型的有(ABCD)A、MOS电容B、双层多晶硅电容C、金属多晶硅电容D、金属—金属电容2、在CMOS集成电路中,以下属于常用电阻类型的有(ABCD)A、源漏扩散电阻B、阱扩散电阻C、沟道电阻D、多晶硅电阻3、以下属于无源器件的是(CD )A、MOS晶体管B、BJT晶体管C、POL Y电阻D、MIM电容4、与芯片成本相关的是(ABC)A、晶圆上功能完好的芯片数B、晶圆成本C、芯片的成品率D、以上都不是5、通孔的作用是(AB )A、连接相邻的不同金属层B、使跳线成为可能C、连接第一层金属和有源区D、连接第一层金属和衬底6、IC版图的可靠性设计主要体现在(ABC)等方面,避免器件出现毁灭性失效而影响良率。
A、天线效应B、闩锁(Latch up)C、ESD(静电泄放)保护D、工艺角(process corner)分析7、减小晶体管尺寸可以有效提高数字集成电路的性能,其原因是(AB)A、寄生电容减小,增加开关速度B、门延时和功耗乘积减小C、高阶物理效应减少D、门翻转电流减小8、一般在版图设计中可能要对电源线等非常宽的金属线进行宽金属开槽,主要是抑制热效应对芯片的损害。
集成电路版图设计习题答案第一章半导体器件理论基础
集成电路版图设计习题答案第1章半导体器件理论基础【习题答案】1.如何理解本征半导体和掺杂半导体材料的导电机理。
答:本征半导体就是一块没有杂质和缺陷的半导体,其晶格结构是完美的,在其内部除了硅原子外没有其它任何原子,因此是纯净的。
在绝对零度附近,本征半导体的共价键是完整的、饱和的,无本征激发,自然没有电子和空穴;当温度升高时,本征激发过程产生了电子和空穴,这些本征载流子的浓度虽然很低,但仍然可以导电。
在杂质半导体材料中,由于掺入杂质的数量远大于硅的本征载流子浓度,因此这些半导体材料的导电性不是由本征激发产生的载流子决定,而是受控于材料中所掺入的杂质(包括杂质的数量和类型)。
在半导体中可以掺入各种各样的杂质,但为了更好的控制半导体材料的导电性,通常掺入元素周期表中的III、V族元素。
杂质半导体的导电能力通常高于本征半导体。
2.如何理解空穴的导电机理。
答:空穴的导电作用如下图所示。
在下图中,位置(1)有一个空穴,它附近的价键上的电子就可以过来填补这个空位,例如从位置(2)跑一个价键电子到位置(1)去,但在位置(2)却留下了一个空位,相当于空穴从位置(1)移动到位置(2)去了。
同样,如果从位置(3)又跑一个电子到位置(2)去,空穴就又从位置(2)跑到位置(3),……。
如果用虚线箭头代表空穴移动的方向,实线箭头代表价键电子移动的方向,就可以看出,空穴的移动可以等效于价键电子在相反方向的移动。
图空穴的导电作用3.简述PN结的结构与导电特性。
答:在一块半导体材料中,如果一部分是N型区,另一部分是P型区,那么在N型区和P型区的交界面处就形成了PN结(简称为结)。
当P型区和N型区相接触时,一些空穴就从P型区扩散到N型区中。
同样,一些电子也从N型中扩散到P型区中。
扩散的结果是在N型区和P型区的交界面处的两侧形成了带正、负电荷的区域,称为空间电荷区。
在空间电荷区内由于存在正负离子将形成电场,这个电场称为自建电场,电场的方向从N型区指向P型区。
数字集成电路分析与设计 第五章答案
CHAPTER 5P5.1. For each problem, restate each Boolean equation into a form such that it can be translatedinto the p and n-complex of a CMOS gate.a. ()()Out ABC BD ABC BD A B C B D =+=+=+++b. ()()()Out AB AC BC AB AC BC A B A C B C =++=++=+++c. ()()Out A B CD A AB C D A A B CD A A B CD A =+++=++=+++=++AbVddVddAb BbAAbVddP5.2.AP5.3. First, convert the equation into its p and n-complex.()()()()()()()()()()()Out A B C BC AB AB C BC AB AB C BC AB AB C BC AB AB C BC AB AB C B C =⊕+=++=++=+=++=+++VddP5.4. The truth table is given below in terms of voltages. The function is F A B =The worse case V OH is V DD and the worse case V OL is 0V.P5.5. The first circuit is a NOR gate while the second is a NAND gate. The V OL and V OHcalculated are for the worst-case scenario. To find this, assume only one transistor turns on, this just reduces to a pseudo-NMOS/PMOS inverter, so the other transistors are not important.a. The V OL for the pseudo-NMOS (in 0.18μm) is:()()()2,1N N OXNSAT OX P GSP TPP SATOL W C L N DD TN GSP TP CP PDD TN SAT P N OX v C W V V I V k V V V V E L V V v W L C μ-==--+-=()2DD TP N N OX V V W C μ-()()()()()20.1DD TP CP P DD TN SAT P N DD TPDDN N DD TP CP P DD TN V V E L V V v W L V V V W V V E L V V μ-+--==-+-()()()()()()()()()()()()226440.18100.2100.210 1.80.50.14μm=1.40.11.8270 1.80.5240.2 1.80.5SAT P N DD TPN DD N DD TP CP P DD TN v W L V V W V V V E L V V μλ---=-+-⨯⨯⨯-==-+-Since the minimum width is 2λ, we make that the width. The V OH for the pseudo-PMOS (in 0.18μm) is:()()()()()()2221SDPSDP CP PN P V P OX P SGP TP SDP SAT OX N GSN TN V GSN TN CN N N E L SAT OX I sat I lin C W V V V v C W V V V V E L L v C μ=---=-++()2P OX N DD TN DD TN CN NC W V V V V E L μ-=-+()()()()()()2201DD OH DD OH CP PV V P DD TPDDOH V V P E L W V V VV L ------+()()()()()()20.1824620.184.8(70) 1.80.50.180.2(10)(810)1.80.51.80.5 1.21P P W L ---⨯-=-++4.2P W λ≈The pseudo-PMOS circuit will have bigger devices than the pseudo-NMOS.P5.6. The steps to solving this question are the same as the pseudo-NMOS question in Chapter4.a. For V OH , recognize that GS T V V >= for operation so the output can only be as high asDD T V V -. Since 0SB V ≠, body effect must be taken into account and the full equationis:()()()001.20.40.2OH DD T DDT V V V V Vγγ=-+=-+=-+ Iteration produces V OH =0.73V.b. For V OL , we must first recognize that the worst-case V OL occurs when only one of the pull-down transistors is on. Next we identify the regions of operation of the transistors. In this case, the pull-up transistor is always in saturation and the pull-down is most likely in the linear region since it will have a high input (high V GS ) and a low output (low V DS ). Then, we equate the two currents together and solve for V OL :()()()()()()()()221222222211111224620.61(1)(270)1.20.4(0.13)(10)(810)1.20.42(1.20.42)0.61DS DS CN OL OLV N OX GS T DS sat OX GS T V GS T CN E LV OL OL V OL I sat I lin W C V V V W v C V V V V E LL V V V μ-=---=-++--⨯--=--++Using a programmable calculator or a spreadsheet program, V OL = 0.205V. The dc current with the output low is:()()()()2222222260.20520.2050.61(1)(270)(1.610)1.20.4(0.205)146.5DS DS CN V N OX GS T DS DS V ELW C V V V I L Aμμ---=+⨯--=+=The power with the output low is:(46.5)(1.2)55.8DS DD P I V A V W μμ===P5.7. See Example 5.2 which is based on the NAND gate. This question is the same except thatit addresses the NOR gate.With both inputs tied together, 88N P W W λλ==2χ=== ()()1.80.520.50.77V 112DD TP TNS V V V V χχ-+-+===++In the SPICE solution, the reason why the results vary for input A and B is due to body-effect.P5.8. The solution is shown below. Notice that there is no relevance with the lengths andwidths of the transistors when it comes to V OH , although they the do matter when calculating V OL.01.80.50.3 2.51Vout GG T GG out T V V V V V V γ=-=++=++=P5.9. For t PLH , we need to size the pull-up PMOS appropriately.()()()()15120.70.720.70.73010010845010PLH eqp LOAD p SQLOAD PLHLt RC R C WL W R C k t λλ--====Ω⨯=⨯For V OL :()()()()()()()()()()()()()2246660.1220.10.63 4.210810 1.610 1.20.4 1.08mA1.20.4240.1(270)(1.610)1.20.40.11138.577377232(3OLOL CN P sat OX GS T P GS T CP V N N OX OL TN OLN P V N N E LNN NW v C V V I sat V V E LW C V V V W I sat L L W W W stack L μλλλ---⨯⨯⨯--===-+-+--⨯--==++===⨯=2)155(2)W stack λ=P5.10. The circuit is shown below:()()()()()()()()31512315120.720.70.7301075106350100.720.70.712.510751026.6275010PLH EQP LOAD PP EQPLOAD PLHPHL EQN LOAD NN EQNLOAD PHLLt RC R C W L W R C t Lt RC R C W L W R C t λλλλλ----====⨯⨯=⨯====⨯⨯=≈⨯Because the number of transistors in series is more than one, we must multiply the widths by the appropriate number. Here, all the NMOS transistors will have a width of 54λ. The PMOS transistors will have widths of 126λ and 190λ, respectively.P5.11. We estimate the dc power and dynamic switching power for this problem.a. The circuit’s dc power can be computed by computing the dc current when the output is low. This is given by I DS =550uA/um x 0.1um=55uA. Then P DC =66uW when the output is low.b. Its dynamic power can be calculated by simply using the equation 2dyn DD P CV f α=. Therefore, P dyn =(50fF)(V DD -V TN )(V DD )(100MHz)=4.4uW.P5.12. The pseudo-NMOS inverter has static current when the output is low. We can estimate itas:()()()()()()()()224660.110810 1.610 1.20.425.6A 1.20.4240.1P sat OX GS T P GS T CP W v C V V I sat V V E Lμ--⨯⨯⨯--===-+-+Then the average static power is P stat =(25.6uA)(1.2)/2 =15.4uW.The dynamic power is dyn DD swing avg P CV V f ==(50fF)(1.2)(1.1)f avg assuming that V OL is 0.1V.For the CMOS inverter, the static power is almost zero: P stat =I sub V DD . It is far less than the pseudo-NMOS case. The dynamic power dyn DD swing avg P CV V f ==(50fF)(1.2)2f avg is slightly larger than the pseudo-NMOS case.VVINCMOS InverterV V INPseudo-NMOSP5.13. Model development to compute αsc .P5.14. The energy delivered by the voltage source is:()()200202DDDDV C sourceDD DD L L DDCL DDV CDDcap C LC L C C LdvE i t V dt V C dt C V dvC V dt dv V E i t v dt C v dt C v dv C dt∞∞∞∞========⎰⎰⎰⎰⎰⎰As can be seen, only half the energy is stored in the capacitor. The other half was dissipated as heat through the resistor.P5.15. The average dynamic power does not depend on temperature if the frequency stays thesame. However, the short-circuit current will increase as temperature increases. In addition, the subthreshold current increases as temperature increases. So the overall power dissipation will be higher. P5.16. The circuit is shown below. The delay should incorporate both Q and Qb settling in400ps. All NMOS and PMOS devices are the same size in both NAND gates.QQW()()()()()()()()15331220.70.70.70.720.71001030100.1212.5100.10.72400101μm N P P PHL PLH UP LOAD DOWN LOAD LOAD eqp eqn P N LOAD eqp eqn LOAD eqp eqn PL Lt t t R C R C C R R W W C R L R L WC R L R L W t --⎛⎫=+=+=+ ⎪⎝⎭+=++==≈P5.17. The small glitch in J propagates through the flop even though it is small. This is due tothe fact that the JK-flop of Figure 5.20 has the 1’s catching problem. P5.18. The small glitch in J does not propagate through the flop since the edge-triggeredconfiguration does not have a 1’s catching problem.P5.19. The positive-edge triggered FF is as follows:QQDS(a) With CK=D=0 and S=R=1, the outputs are(b) Now CK=0。
集成电路工艺及版图设计2012年习题
)
D. 尽管存在制造工艺上的偏差,但是无源器件的比例容差(Ratio Tolerance)可以控制 在很小的范围内。 18. 做集成电路的多晶硅电阻设计时,要计算每个电阻的阻值,那么电阻的长度是怎样计算 的?( ) A 整个多晶硅的长度 B 多晶硅中两个引线孔中心点的距离 C 多晶硅中两个引线孔内侧的距离 D 多晶硅中两个引线孔外侧的距离 19.带隙基准电压源电路版图需要匹配精度要求较高的电阻,该材料的方块电阻工艺偏差为
15. 请问这是什么样的 CMOS 器件?假设衬底为 p 衬底。 ( A. B D. 是串联的 nmos 管 是并联的 nmos 管 是并联的 pmos 管
)
C. 是串联的 pmos 管
16. 在一个一般的制程中,下列材料集成电阻,方块电阻(Sheet Resistance)最大的是( A. 扩散电阻 B.阱电阻 C.多晶硅电阻 ) D. 铝层连线电阻 17. 关于集成电路中的无源器件说法正确的是( A. 集成电路无法高效的实现高值无源器件。 B. 要精确实现某一特定阻值的电阻几乎是不可能的。 C. 由于制造工艺上的偏差,无源器件的比例容差(Ratio Tolerance)也必定很大。
D. 一般来说,连线上信号的频率越高,Cross Talk 影响就越小。 26. 设计 analog layout 时,要考虑的问题比作 digital layout 多,它通常表现在下列那几个方 面?( ) A 面积要小 B 寄生效应( parasitics) C 对称 (matching) D 噪声问题(noise issues)
华侨大学电子工程系(The Department of Electronic Engineering Huaqiao University) 华侨大学厦门专用集成电路与系统重点实验室
集成电路版图基础知识练习
集成电路版图基础知识练习集成电路版图基础知识练习-标准化文件发布号:(9556-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII一、填空1.ls (填写参数)命令用于显示隐藏文件。
(-a)2.进入当前目录的父目录的命令为 (%cd ..)3.查看当前工作目录的命令为:(%pwd)4.目录/home/www/uuu已建立,当前工作目录为/home/www,采用绝对路径进入/home/www/uuu的命令为:(%cd/home/www/uuu)5.假设对letter文件有操作权限,命令%chmod a+rw letter会产生什么结果:(对所有的用户增加读写权限。
)6.显示当前时间的命令为:(%date)7.打开系统管理窗口的命令为:(%admintool)8.与IP地址为166.111.4.80的主机建立FTP连接的命令为:(%ftp166.111.4.80 or %ftp %open 166.111.4.80)9.建立FTP连接后,接收单个文件的命令为:(%get)10.建立FTP连接后,发送多个文件的命令为:(%mput)11.有一种称为0.13um 2P5M CMOS单井工艺, 它的特征线宽为______,互连层共有_____层,其电路类型为_______。
0.13um 7 CMOS12.请根据实际的制造过程排列如下各选项的顺序:a.生成多晶硅b.确定井的位置和大小c.定义扩散区,生成源漏区d.确定有源区的位置和大小e.确定过孔位置正确的顺序为:___ _________________。
bdace13.集成电路中的电阻主要有__________, ____________, _____________三种。
井电阻,扩散电阻,多晶电阻14.为方便版图绘制,通常将Contact独立做成一个单元,并以实例的方式调用。
若该Contact单元称为P型Contact,由4个层次构成,则该四个层次分别为:_________,_________, _________, ___________. active, P+ diffusion, contact, metal.15.CMOS工艺中,之所以要将衬底或井接到电源或地上,是因为___________________________________。