版图设计实验报告剖析
两级运算放大器的版图设计(版图设计实验报告)
版图设计实验报告一、实验名称：两级运算放大器的版图设计二、实验目的：1、掌握模拟CMOS集成电路的设计方法2、掌握模拟CMOS集成电路的版图设计方法三、实验要求：1、设计对象为单端输出的两级运算放大器电路，其性能为：（1）、负载电容为CL=15pf，负载电阻为RL=100K欧；（2）、电源VDD=5V；（3）、增益带宽积CBW大于40MHZ；（4）、增益AVO大于80DB；（5）、相位裕都PM大于65；（6）、输入摆幅大于3V，输出摆幅尽量大；2、查阅相关资料，学习模拟CMOS集成电路版图的设计技巧3、完成两级运算放大器的版图设计，注意版图的对称性和隔离的设计，完成版图的DRC 验证；4、要求设计的版图满足电路的功耗，性能，功能，面积合理，美观。
四、设计对象仿真后MOS管的宽长比如下图：备注：电阻：R1为180欧电容：C1为2.62pf五、实验步骤1、观察模型文件（.SCS文件）或通过对CMOS管点单电路的DC分析并查看MOS管的直流工作点参数，得到PMOS，NMOS的基工艺参数（TOX，Cox，VthN，VthP等）2、确定具体的设计方案3、在schematic中画出电路图4、开始设计电路的版图5、修改版图，使之通过DRC验证6、优化版图使面积合理、美观六、实验结果面积：120*180=22680（um）七、实验心得第二次做版图设计，相较上次的实习难度提升了些许，最关键的是即将步入工作的我们重拾了那些被淡化和遗忘的知识，重新刷新脑子，和团队紧密合作，细致的分工，相互的监督和检验，我们一步步的完成脑中的想法，在有限的时间内完成老师的作业，这让我们感觉就是在工作间里。
然而每一步的前进总是让我们明白我们的不足和问题，知识的模糊，对版图设计的有限了解，粗糙的设计，迟钝的软件操作，这些都让我们反思了很久也想了很多，无论如何，经过了再一次的版图设计，我还是能够感到自己的进步，无论是对知识的理解还是对学习知识的渴求，而后者让我感到格外珍贵。
本科生课-集成电路版图设计-实验报告
西安邮电大学集成电路版图设计实验报告学号：XXX姓名：XX班级：微电子XX日期：20XX目录实验一、反相器电路的版图验证1)反相器电路2)反相器电路前仿真3)反相器电路版图说明4)反相器电路版图DRC验证5)反相器电路版图LVS验证6)反相器电路版图提取寄生参数7)反相器电路版图后仿真8)小结实验二、电阻负载共源放大器版图验证9)电阻负载共源放大器电路10)电阻负载共源放大器电路前仿真11)电阻负载共源放大器电路版图说明12)电阻负载共源放大器电路版图DRC验证13)电阻负载共源放大器电路版图LVS验证14)电阻负载共源放大器电路版图提取寄生参数15)电阻负载共源放大器电路版图后仿真16)小结实验一、反相器电路的版图验证1、反相器电路反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。
图1 反相器原理图2、反相器电路前仿真通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。
然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。
图3 前仿真结果3、反相器电路版图说明打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
(实习报告)集成电路版图设计的实习报告
（实习报告）集成电路版图设计的实习报告关于在深圳菲特数码技术有限公司成都分公司从事集成电路版图设计的实习报告一、实习单位及岗位简介(一)实习单位的简介深圳菲特数码技术有限公司成立于2005年1月，总部位于深圳高新技术产业园。
深圳市菲特数码技术有限公司成都分公司于2007年10月在成都设立研发中心,位于青羊工业集中发展区B区12栋2楼。
菲特数码技术有限公司员工总人数已超过50人，其中本科以上学历占90%。
菲特公司拥有一支集嵌入式系统、软件技术、集成电路设计于一体的综合研发团队，其核心人员均是来自各个领域的资深专家，拥有多年成功研发经验，已在手持多媒体，车载音响系统，视频监控等多个领域有所斩获。
菲特公司以自有芯片技术为核心原动力，开展自我创新能力，并于2006年申请两项技术专利，且获得国家对自主创新型中小企业扶持的专项资金。
主要项目电波钟芯片设计及方案开发;视频专用芯片设计及监控摄像头方案开发、监控DVR方案开发;车载音响系统方案开发;网络电视、网络电话方案开发。
(二)实习岗位的简介集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。
版图设计人员必须懂得集成电路设计与制造的流程、原理及相关知识，更要掌握芯片的物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。
集成电路版图设计的职业定义为:通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。
通常由模拟电路设计者进行对模拟电路的设计，生成电路及网表文件，交由版图设计者进行绘制。
版图设计者在绘制过程中需要与模拟电路设计者进行大量的交流及讨论，这关系到电路最终的实现及最终芯片的性能。
这些讨论涉及到电流的走向，大小;需要匹配器件的摆放;模块的摆放与信号流的走向的关系;电路中MOS 管、电阻、电容对精度的要求;易受干扰的电压传输线、高频信号传输线的走线问题。
比较器的版图设计实验报告
实验报告：比较器的版图设计与实现1. 实验目的1.1 了解Schematic设计环境；1.2 掌握比较器电路原理图输入方法；1.3 掌握比较器电路的版图绘制方法；1.4 掌握版图DRC、LVS验证及仿真方法。
2. 实验内容：1）、比较器的电路及仿真：○1局部电路图：完整电路图○2激励信号（以表格的形式给出）Function DCvoltage/V Voltage1/VVoltage2/VPeriod/SPulsewidth/SVdd dc 1.8 \ \ \ \ gnd dc 0 \ \ \ \ INP sin \ 0.9 -0.9 1000n \ INN sin \ 0.9 -0.9 600n \ P1D pulse 1.8 0 \ 400n 200n ○3电路图的仿真结果。
2）、比较器的版图及仿真：○1版图（写出版图的面积）局部版图版图面积大约为:10*10=100 um2 完整版图版图面积大约为:25*35=875 um2 ○2版图的后仿提取网表○3激励信号（以表格的形式给出）Function DCvoltage/V Voltage1/VVoltage2/VPeriod/SPulsewidth/SVdd dc 1.8 \ \ \ \ gnd dc 0 \ \ \ \ INP sin \ 0.9 -0.9 1000n \ INN sin \ 0.9 -0.9 600n \ P1D pulse 1.8 0 \ 400n 200n○4版图的仿真结果。
3、收获与感悟：通过这次比较器的实验，我不仅能够熟练地使用软件进行layout，还能考虑电路的面积、器件的匹配等因素进行版图的绘制。
这次实验中，我这设计比较器时，考虑了P1、P2、P3、P4以及N5、N6的匹配问题，用了指装交叉的设计思路，大大缩小了版图的面积，并且减小了一些寄生参数的影响，使电路的性能得到了优化。
这次实验完成后，我在做整个比较器设计的时候，我再次对前两次设计的原件进行了一些修改，主要是优化了面积，改善了输入输出端的位置，使我能在布局比较器的时候更方便。
IC版图设计实训报告
集成电路版图设计一、实验目的1．熟悉cadence的基本操作2．学会搭建电路3．学会根据版图设计规则设计版图4．学会根据DRC，LVS检查并改正错误5．掌握版图设计的一些常用技巧二、实验内容①布局：安排各个晶体管、基本单元、复杂单元在芯片上的位置。
②布线：设计走线，实现管间、门间、单元间的互连。
③尺寸确定：确定晶体管尺寸（W、L）、互连尺寸（连线宽度）以及晶体管与互连之间的相对尺寸等。
④版图编辑（Layout Editor ）:规定各个工艺层上图形的形状、尺寸和位⑤布局布线（Place and route ）：给出版图的整体规划和各图形间的连接。
⑥版图检查（Layout Check ）：设计规则检验（DRC,Design Rule Check）、电气规则检查（ERC,Electrical Rule Check）、版图与电路图一致性检验（LVS,Layout Versus Schematic ）。
版图设计规则如下：三、实验要求版图（layout）是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。
版图设计是创建工程制图（网表）的精确的物理描述过程，即定义各工艺层图形的形状、尺寸以及不同工艺层的相对位置的过程。
其设计目标有以下三方面：（1）满足电路功能、性能指标、质量要求；（2）尽可能节省面积，以提高集成度，降低成本；（3）尽可能缩短连线，以减少复杂度，缩短延时，改善可能性。
四、实验步骤（1）Linux中打开cadence注意要在lab 文件夹下打开（2）新建设计库并连接工艺库（3）新建电路图并搭建此次设计两个电路的版图BUF1 和AO121（4）新建版图（layout）文件，根据电路图布局布线画好版图BUF1版图AO121版图（5）DRC设计规则检查（6）LVS版图电路图一致性检查四、实验总结通过三天的版图培训学习，对IC版图设计有了更深的认识和了解，以下这三天的实验总结：1.Linux基本操作：基本指令：1.打开目录：cd 目录2.列出文件：ls3.复制文件：cp文件一文件二4.打开cadence : Icfb &5.移动文件：mv文件一文件一目录2. 版图绘制：（1）准备工作：option—display—最小精度选0.05；按F3—选择—orthogonal上下左右平行移动(2) PMOS版图绘制：a、有源区T0绘制：选中图层T0，按R，点击图层起点，松开鼠标拖动图层到终点，按K标尺选择图层上下宽度为4.2um。
版图实验报告(完美版)
图 1-9 带隙基准源的电路原理图 10、完成电路图后按 X 键检查和保存，无错误后退出；
第４页
11、回到 ic6151 界面，依次选择 File->Export->CDL,弹出 CDL Out 界面，个参数如图 1-10 所பைடு நூலகம்；
第８页
实验二： 带隙基准源电路的版图设计
一、实验目的： 1、熟悉 Linux 系统基本命令并学会使用同时熟练画 layout 的一些快捷方式； 2、掌握半导体集成电路的设计规则； 3、掌握半导体集成电路的布局布线； 4、掌握使用 Cadence Virtuoso 版图编辑软件进行模拟 IC 版图布局设计； 5、掌握如何根据电路图提取网表，从而进行 LVS 检查验证； 6、学会使用 cadence 工具对所画版图进行 DRC 验证，确保版图符合工艺设计规则； 7、学会如何看 DRC 和 LVS，以便对错误进行修改。 二、实验原理和内容： 1、设计规则： （1）同层金属之间的距离是 0.6us （2）不同电位的阱间距是 4us （3）在对差分对和电流镜的匹配时，用的共质心的原则 （4）对于电流镜和差分对这类敏感模块要用 guardring （5）对于电阻要加 dummy 2、原理：Virtuoso Layout Editor 是一种基于 LINUX 系统的 EDA 工具，用于集成电路版图 设计。该工具可以进行 DRC 和 LVS 检查验证，DRC（设计规则检查）即查看所画版图是否符 合工艺设计规则，只有通过 DRC 检查，版图才能在现有工艺条件下实现；LVS（版图和电路 图一致性比较）即查看版图是否和电路图一致，只有通过 LVS 检查，版图才能在电学特性和 电路所要实现的功能上和原电路保持完全一致。本实验利用 Cadence 画出电路原理图，然 后进行检查与验证； 3、内容：首先根据已经知道的电路原理图分析其那些器件需要匹配，将匹配的器件画在一 起，分成若干个版图模块。带隙基准源大致分为：电流镜模块，分压电阻模块，差分对模块 以及剩下的单个电阻； 4、需要用到的快捷键： F2 保存 C 键 复制 F 键 满屏 M 键 移动工具 Shift+M 合并工具 K 键 标尺工具 L 键 标签工具
(实习报告)集成电路版图设计的实习报告
（实习报告）集成电路版图设计的实习报告关于在深圳菲特数码技术有限公司成都分公司从事集成电路版图设计的实习报告一、实习单位及岗位简介(一)实习单位的简介深圳菲特数码技术有限公司成立于2005年1月，总部位于深圳高新技术产业园。
深圳市菲特数码技术有限公司成都分公司于2007年10月在成都设立研发中心,位于青羊工业集中发展区B区12栋2楼。
菲特数码技术有限公司员工总人数已超过50人，其中本科以上学历占90%。
菲特公司拥有一支集嵌入式系统、软件技术、集成电路设计于一体的综合研发团队，其核心人员均是来自各个领域的资深专家，拥有多年成功研发经验，已在手持多媒体，车载音响系统，视频监控等多个领域有所斩获。
菲特公司以自有芯片技术为核心原动力，开展自我创新能力，并于2006年申请两项技术专利，且获得国家对自主创新型中小企业扶持的专项资金。
主要项目电波钟芯片设计及方案开发;视频专用芯片设计及监控摄像头方案开发、监控DVR方案开发;车载音响系统方案开发;网络电视、网络电话方案开发。
(二)实习岗位的简介集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。
版图设计人员必须懂得集成电路设计与制造的流程、原理及相关知识，更要掌握芯片的物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。
集成电路版图设计的职业定义为:通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。
通常由模拟电路设计者进行对模拟电路的设计，生成电路及网表文件，交由版图设计者进行绘制。
版图设计者在绘制过程中需要与模拟电路设计者进行大量的交流及讨论，这关系到电路最终的实现及最终芯片的性能。
这些讨论涉及到电流的走向，大小;需要匹配器件的摆放;模块的摆放与信号流的走向的关系;电路中MOS 管、电阻、电容对精度的要求;易受干扰的电压传输线、高频信号传输线的走线问题。
LDMOS版图设计实验_第三次实验报告
半导体功率器件与智能功率IC实验学生姓名：田瑞学号：201422030143指导教师：乔明一、实验室名称：211楼803 工作站二、实验项目名称：半导体功率器件与智能功率IC实验——LDMOS器件版图设计实验三、实验原理：首先，设计版图的基础便是电路的基本原理，以及电路的工作特性，硅加工工艺的基础、以及通用版图的设计流程，之后要根据不同的工艺对应不同的设计规则，一般来说通用的版图设计流程为：1．制定版图规划记住要制定可能会被遗忘的特殊要求清单2．设计实现考虑特殊要求及如何布线创建组元并对其进行布3．版图验证执行基于计算机的检查和目视检查，进行校正工作最终步骤工程核查以及版图核查版图参数提取与后仿真完成这些之后需要特别注意的是寄生参数噪声以及布局等的影响，具体是电路而定，在下面的实验步骤中会体现到这一点。
IC设计与制造的主要流程四、实验目的：掌握版图设计的基本理论。
掌握版图设计的常用技巧。
掌握定制集成电路的设计方法和流程。
熟悉Cadence Virtuoso Layout Edit软件的应用学会用Cadence软件设计版图、版图的验证以及后仿真熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。
五、实验内容：结合LDMOS的版图文件，完成LDMOS器件的版图绘制。
六、实验器材（设备、元器件）：CADENCE软件七、实验步骤：LDMOS的版图文件nwell 16400 8000pwell1 10 7000pwell2 70 34003550 40504220 45204740 49905250 54705770 59206350 8000poly 20400 18005000 7400nimplant 20400 74007700 8000pimplant 10 7700omicont 20300 07000900 7600metal 20 20004800 8000nitride 20 06006300 8000八、实验数据及结果分析：整体版图版图下部分别为：源端pad，漏端pad以及栅极pad九、实验结论：通过实验，了解LDMOS器件的版图设计，熟悉CADENCE软件的使用。
电路版图设计实训报告总结
电路版图设计实训报告总结实训背景电路版图设计是电子工程技术的重要环节，对于电子产品的研发和制造起着举足轻重的作用。
为了提高学生的实际操作能力，培养学生综合设计能力，我们开展了一次电路版图设计实训。
实训目的通过本次实训，旨在使学生掌握电路版图设计的基本原理、方法和技巧，培养学生的创新意识和实际动手能力，培养学生解决实际问题的能力。
实训内容本次实训主要包括以下内容：1. 电路原理图设计：通过学习电路的基本原理，学生了解了电路的图形表示方法和符号，熟悉了电路图纸上各个元件的标注和连接方式。
2. 器件选型和元件布局：根据电路设计需求，学生学会了选择相应的器件，并进行器件的布局及连线，保证电路的稳定性和可靠性。
3. PCB设计：在PCB设计软件的指导下，学生学会了将电路原理图转化为PCB布局图，布局各个元件、联线、设置电路元件的封装和尺寸等，保证了电路的良好性能。
4. PCB调试：学生通过连接电路、接通电源进行调试，检查电路的连接和工作情况，对可能存在的问题及时进行修复，确保电路的正常工作。
实训步骤本次实训分为以下几个步骤：1. 学生通过课堂学习和实际操作，了解电路版图设计的基本原理和流程。
2. 学生根据所学知识，选择一个简单的电路进行设计，包括电源、元器件、连接线等。
3. 学生使用电路设计软件，将电路原理图转化为PCB布局图，设置相关参数、布局元件、连线等。
4. 学生进行PCB布线、调试和测试，检查电路的连接和工作情况，对可能存在的问题及时进行修复。
5. 学生在指导老师的帮助下完成实训报告，总结本次实训的经验和收获。
实训收获本次实训对于学生来说是一次宝贵的机会，他们通过实际操作掌握了电路版图设计的基本原理和方法。
在实训中，学生不仅提高了自己的动手操作能力和创新意识，而且通过与同学的合作，锻炼了团队合作和沟通协调的能力。
通过本次实训，学生不仅学到了专业知识，还培养了实际操作能力，提高了自己解决实际问题的能力。
D锁存器版图设计实验报告(DOC)
第一章：绪论1.1 简介1.1.1 集成电路集成电路版图设计是电路系统设计与集成电路工艺之间的中间环节。
通过集成电路版图设计，将立体的电路系统转变为二维平面图形。
利用版图制作掩模板，就可以由这些图形限定工艺加工过程，最终还原为基于半导体材料的立体结构。
以最基本的MOS器件为例，工艺生产出的器件应该包含源漏扩散区、栅极以及金属线等结构层。
按照电路设计的要求，在版图中用不同图层分别表示这些结构层，画好各个图层所需的图形，图形的大小等于工艺生产得到的器件尺寸。
正确摆放各图层图形之间的位置关系，绘制完成的版图基本就是工艺生产出的器件俯视图。
器件参数如MOS管的沟道尺寸，由电路设计决定，等于有源区与栅极重叠部分的尺寸。
其他尺寸由生产工艺条件决定，不能随意设定。
在工艺生产中，相同结构层相连即可导电，而不同结构层之间是由氧化层隔绝的，相互没有连接关系，只有制作通孔才能在不同结构层之间导电。
与工艺生产相对应的版图中默认不同图层之间的绝缘关系，因此可以不必画氧化层，却必须画各层之间的通孔。
另外，衬底在版图设计过程中默认存在，不必画出。
而各个N阱、P阱均由工艺生产过程中杂质掺杂形成，版图中必须画出相应图形。
1.1.2 版图设计基本知识版图设计是创建工程制图（网表）的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。
版图设计得好坏，其功能正确与否，必须通过验证工具才能确定。
版图的验证通常包括三大部分：设计规则检查(DRC)、电学规则检查(ERC)和版图与电路图对照(LVS)。
只有通过版图验证的芯片设计才进行制版和工艺流片。
设计规则的验证是版图与具体工艺的接口, 因此就显得尤为重要, Cadence 中进行版图验证的工具主要有dracula和diva。
Dracula 为独立的验证工具, 不仅可以进行设计规则验证(DRC) , 而且可以完成电学规则验证(ERC)、版图与电路验证(LV S)、寄生参数提取(L PE) 等一系列验证工作, 功能强于Diva。
版图设计实验报告
版图设计实验报告————————————————————————————————作者: ————————————————————————————————日期:实验报告册课程名称：集成电路版图设计教程姓名:学号:院系：专业:ﻩﻩ教师：20１6年５月15 日实验一：ＯP电路搭建一、实验目的:１．搭建实体电路。
2.为画版图提供参考。
3.方便导入网表。
4.熟悉使用cadｅｎce。
二、实验原理和内容：根据所用到的ｍｎ管分析各部分的使用方法，简化为几个小模块,其中有两个差分对管。
合理运用匹配规则，不同的ＭOS管可以通过打孔O来实现相互的连接。
三、实验步骤:1.新建设计库。
在→library；在naｍe输入自己的学号;右边选择：atｔcｈto……；选择sｔo２→ＯK。
然后在tｏols→lｉbｒary manager下就可看到自己建的库。
2．新建CellVieｗ。
在→CeｌlＶｉｅｗ;celｌ栏输入OP,type→选择ｌaｙｏｕｔ。
3.加器件。
进入自己建好的电路图，选择快捷键I进行调用器件。
MO Ｓ管,在browse下查找ｓto2，然后调用出自己需要的器件。
4.连线。
注意：若线的终点没有别的电极或者连线，则要双击左键才能终止画线。
一个节点只能引出３根线。
无论线的起点或是终点，光标都应进入红色电极接电。
5.加电源,和地符号。
电源Vdｄ和地Ｖss的符号在analｏglib库中选择和调用,然后再进行连线。
（可以通过Q键来编辑器件属性，把实验规定的ＭOS管的widtｈ和leｎgｔh数据输入，这样就可以在电路图的器件符号中显示出来) 6.检查和保存。
命令是cｈｅｃk aｎd sａvｅ。
(检查主要针对电路的连接关系:连线或管脚浮空,总线与单线连接错误等）如果有错和警告,在‘sｃhemａtiｃ cheｃk’中会显示出错的原因,可以点击查看纠正。
（画完后查看完整电路按快捷键F，连线一定要尽量节约空间，简化电路)四、实验数据和结果:导出电路网表的方法：新建文件OP,→OP（library bｒｏｗｓｅr 选NAＮD2）,ＮANＤ.ｃｄｌ，Analog √由于电路图老师已经给了我们,所以直接调用即可：调用的电路图如下所示:接着进入下一步:直接进入导入网表步骤:五、实验总结：１.在老师讲解后，基本掌握了电路的基本画法，知道如何建立一个库,并调用库里面的器件,然后进行连接。
版图实验报告 - 副本
电子科技大学成都学院实验报告册课程名称：版图设计实验姓名：学号：院系：微电子技术系专业：教师：2011 年12 月25 日实验一、欠压保护电路的原理图搭建一、实验目的：1、熟悉Cadence软件的作用和工作站的用法，为学习版图设计打下基础；2、学习电路图的画法，为后面版图的设计做准备；3、通过原理图搭建的过程，让同学们明白电路的工作原理，以及养成细心的好习惯。
二、实验原理和内容：原理：将在新建库中调用出来的所需元件按照电路图连接起来。
内容：1、新建原理图库图库；2、绘制欠压保护电路原理图；3、将其生成网表CDL文件。
三、实验步骤：1、新建电路图库进入Cadence系统，在CIW命令解释窗口，选命令File—New—Library.....新建电路图库QYBH，在对话框右边选择第二项——添加已有的技术文件。
如图1.1所示图1.12、同样在CIW命令解释窗口选择File—New—Cellview.....新建单元0117，在Librara Name项选择刚已建立的图库QYBH，Tool项选择Virtuoso，现在建立为后面画版图做准备。
如图1.2所示图1.23、添加基本库和模拟库，为画电路图做准备基本库路径：/eda_tools/cadence/update-ic5141/tools.lns86/dfii/etc/cdslib/basic模拟库路径：/eda_tools/cadence/update-ic5141/tools.lns86/dfii/etc/cdslib/artist/analoglib如图1.3所示图1.34、执行步骤2，在Tool项选择Composer—Schematic，设置完成后出现“Virtuoso Schematic Editing”即电路图编辑窗。
如图1.4所示图1.44、在电路图编辑窗内按i键（Add Instance的快捷键），点击框中的Browse按钮，在CSMC05MS库Cell 中选取自己需要的电路元件，在View中选择spectre，如图1.5所示图1.5选中调出来的单个器件，按Q键，能够修改其宽长等属性，如图1.6所示图1.6将所调出来的单个器件按电路图连接起来，W是连线快捷键。
天津大学版图设计实验报告
天津大学版图设计实验报告实验一：学会使用版图设计软件设计基本单元一、试验目的和要求1.了解集成电路版图设计的相关知识和一般流程2. 学会使用版图设计EDA工具如Tanner-layout Editor软件进行版图绘制3. 设计基本的反相器、与非门等基本单元的版图二、实验过程1.打开Ledit软件,进入L-EDIT交互式图形编辑介面；2.进入File/New建立新创建图形文件的文件名shuo;3.层的设置：根据版图绘制所需工艺，在Layers设置中定义所需要的层的名称、形状、颜色等。
在这个过程中，为每一层命名一个有意义的名称是十分必要的，这将为以后的绘图过程、省下很多麻烦。
层的设置1）P阱区（黄色框）2）有源区光刻（绿色）ACTIVE3）多晶硅区光刻（红色）POLY4）P沟道MOSFET光刻，（黑色框）P-Diffusion5）N沟道MOSFET光刻，（紫色框）N- Diffusion6）源、漏、栅区引线孔光刻（黑色）CONTACT铝引线光刻（蓝色）METAL17）一些辅助层如:网格层GRID LAYER8）错误层Error Layer9）采用系默认设置4.建立新单元(Cell)进入Cell/New建立新创建图形原始单元名not、nand、nor、CP 等5.进行DRC检查及修改（具体设置详见试验二）三、版图设计最终结果图实验二：版图设计规则检查一、试验目的和要求1.深入理解和掌握版图设计的规则2.设计D触发器基本单元的版图3.学会使用该软件进行版图设计规则检查二、实验过程1.设计规则的内容与作用设计规则是集成电路设计与制造的桥梁。
如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。
这些规定是以掩膜版各层几何图形的宽度、间距及重叠量等最小容许值的形式出现的。
设计规则本身并不代表光刻、化学腐蚀、对准容差的极限尺寸，它所代表的是容差的要求。
版图设计规则（DRC检查）1）P阱之间间距20um2）P阱对有源区的最小覆盖10um3）有源区最小宽度10 um，有源区最小间距10 um4）多晶硅最小宽度5 um，多晶硅条的最小间距5um5）离子注入区对有源区的最小覆盖10 um6）铝引线孔、接触孔大小7.5 um *7.5 um7）铝条最小宽度10um，铝条最小间距10 um8）铝条对引线孔的最小覆盖2.5 um9）引线孔距扩散区最小距离5 um10）引线孔距多晶硅的最小距离5 um11）多晶硅对引线孔最小覆盖2.5 um12）多晶硅extension有源区5um注：未规定尺寸的MOS器件尺寸为：P-MOSFET宽长比20/1，N-MOSFET宽长比10/1。
OP版图设计实验总结
OP版图设计实验总结实验一:OP的版图设计、实验目的：1 .掌握版图设计的整体流程2 .掌握版图设计相关工具的使用。
3 .掌握版图设计的技巧和方法。
4 .熟悉DRC进行检验和改错。
5 .学会运用LVS来检查和纠正错误。
二、实验原理和内容：相同的MOS管可以通过找公用端（节省面积），并且将其合并, 孔要完全重合。
实验中要合理运用电流镜和差分对管，先画单个模块, 然后再运用匹配将可以结合的7、单个的 MOS管相匹配。
三、实验步骤：模块一：在图中可以发现两个明显的学过的 MOS管，他们名为电流镜：电流镜作用是：用于分压的电阻，用于电流比例设定的电阻；五、实验总结：1 .通过这次集成电路版图设计课程的学习，我已经初步的掌握了 Cadence软件基本操作方法，并能够独立的运用该软件设计版图，灵活的根据要求绘制版图，我想这对我今后学习或者工作大有裨益，今后，我要更多的运用该软件，达到熟练掌握的目的，在我们锻炼动手能力的同时，学到更多的有关专业知识。
2 .这次版图设计我做的是 OP电路的搭建。
在我做集成电路版图设计过程中的困难之一是分不清楚集成器件的工艺层次结构。
第一次使用Cadence软件设计版图设计的过程中，对于我来说工艺部分的尺寸调节以及各个部分的排版搭建这个环节是我遇到的最大困难。
不过在后来的摸索中我熟悉使用了它的一些调节规则。
让我在之后的画图中更加游刃有余。
3 .在做集成电路版图设计的过程中，我觉得先熟悉整个电路的连接以及提前设计好画图的过程步骤可以提高版图制作效率。
在设计出电路的前提下，熟悉设计规则后，在编辑界面上先依据设计规则大概绘制出版图结构，进行DRC仿真后再依次改正错误。
我觉得这个调节对于整个版图的最终完成会有事半功倍的效果。
4 .在整个版图的制作过程中，。
有很多常用的基础知识需要我们掌握，如一些特定的参数符号等，让我认识到在整个大制作的环境下，对于一些基础知识的掌握显得更加重要，打好基础才能好将最后的版图完成的更加精致。
IC版图设计实训报告
IC版图设计实训报告班级：实训科目：姓名：学号：实训时间：IC版图设计实训报告一、实训目的1.熟练使用Cadence工具设计一个CMOS与非门线路图和版图。
2.学习Cadence 中原理图设计与分析。
3.熟练掌握静态CMOS逻辑电路设计原理。
4.掌握CMOS与非门版图结构，集成电路工艺与版图的图层关系。
5.掌握Cadence仿真环境，完成与非门的仿真。
二、实训要求1.熟悉Cadence的工作环境。
2.能够熟练使用Cadence工具设计CMOS与非门/或非门等基本电路。
3.熟记Cadence中的快捷操作。
比如说“W”是连线的快捷键。
4.能够看懂其他人所画的原理图以及仿真结果，并进行分析等。
三、实训设备与工具1.计算机一台。
2.Cadence 集成电路设计软件。
四、实训步骤1.按照正确的方法打开软件。
2.确定工艺规则。
3.绘制与非门版图。
4.加入工作电源进行分析。
5.记录结果并进行LVS比较。
五、实训内容首先正确的启动软件，新建一个原理图文件。
然后根据给出的电路图在软件上正确绘制原理图。
其原理图如下：把画好的原理图保存好，然后再进行检查是否有错。
如果有错根据报错进行修改，没错就直接进行下一步模拟仿真，观察仿真结果是否真确。
其仿真图如下：接下来就是最后一道工序，把绘制好的原理图就行打包封装。
其封装图如下：六、实训心得通过这次实训使我们了解了Cadence软件的工作环境，并且能过进行一些基本的操作。
能够新建原理图文件并绘制原理图。
能够对电路的电学参数进行模拟，以确定电路图能够实现其电学功能。
并且通过此次实训使我们了解了与非门/或非门的基本数字电路。
还有就是了解了Cadence软件的一些快捷键的操作。
比如像“M”就是移动的原件快捷键。
“K”是标尺的快捷键。
如果选中原件然后按“Q”就是调出性能参数调节界面。
在画原理图的时候要细心，因为很容易漏连接线，或者参数没有调整等。
还有就是在选择电源和接地的时候注意选择正确的形式。
版图设计实验报告
版图设计实验——三输入与或非门的版图实现一、实验要求1、熟悉UNIX基本命令的使用2、了解Cadence软件的使用方法3、掌握半导体集成电路的设计规则4、能够实现基本CMOS集成电路的版图设计二、实验内容使用Cadence Tools实现三输入或与非门（C=)(）电路的版图+F∙AB设计,并实现其设计规则检查（DRC）和电路图与版图一致性对照检查（LVS）。
三、实验设备计算机（内含UNIX系统），Cadence Tool四、实验原理及电路结构分析实验要求实现三输入或与非门电路的版图，则首先要分析此或与非门的电路结构，根据集成电路的有关知识，实现这样的电路，如果使用全互补CMOS集成电路的话，要使用至少6个晶体管，其中NMOS管3个，PMOS管3个。
由于电路结构要求输出函数为C+(，因此根据CMOS集成电路的=)F∙AB设计规则：NMOS逻辑块接地，PMOS逻辑块接高电平，且对NMOS逻辑块，遵循“与串或并”的规律；对PMOS逻辑块，遵循“与并或串”的规律。
：逻辑电路图如下：根据NMOS、PMOS逻辑块电路的设计规则得到晶体管级电路图如下：该电路图实现的逻辑功能 A B C管子工作状态 输出C B A F ∙+=)( 0 0 0 P 管导通；N 管截止 10 0 1 t1、t2导通，t3截止；t4导通，t5、t6截止 10 1 0 t1、t2截止，t3导通；t4、t5、t6截止 10 1 1 t1、t2、t3截止；t4、t5导通，t6截止 01 0 0 t1、t2截止，t3导通；t4、t5、t6截止 11 0 1 t1、t2、t3截止；t4、t6导通，t5截止 01 1 0 t1、t2截止，t3导通；t4、t5、t6截止 11 1 1 P 管截止；N 管道通0 在初步分析了电路的结构和逻辑功能之后，接下来就是要具体的进行该电路的版图设计工作了，首先要明确几个概念。
1、版图设计规则。
主要有两种，一种是微米（um-microm ）设计规则，它是一种以微米为单位的直接描述版图的最小允许尺寸，是一种绝对单位的设计规则；另一种是λ为单位的设计规则，该规则是一种相对单位，若某工艺的特征尺寸为A ，则m A μλ2=，规定最小线宽为λ2，其它最小允许尺寸均表示为λ的整数倍。
版式设计的实验报告(3篇)
第1篇一、实验背景随着信息时代的到来，版式设计在视觉传达领域扮演着越来越重要的角色。
版式设计不仅是将文字、图片等元素进行排列组合的过程，更是传达信息、塑造品牌形象的重要手段。
为了提高自身的版式设计能力，我们进行了本次版式设计实验。
二、实验目的1. 熟悉版式设计的基本原理和技巧。
2. 提高对版面布局、色彩搭配、字体选择等方面的审美能力。
3. 培养创新意识和实践能力。
三、实验内容1. 版式设计基本原理（1）版面布局：学习黄金分割、对角线、中心对称等布局方法。
（2）色彩搭配：了解色彩的三属性（色相、明度、纯度）和色彩搭配原则。
（3）字体选择：学习不同字体特点及适用场合。
2. 实际操作（1）选择一个主题，如：“城市印象”。
（2）收集相关图片、文字素材。
（3）运用所学知识，进行版面布局、色彩搭配、字体选择等。
四、实验过程1. 确定主题：以“城市印象”为主题，展示不同城市的特色。
2. 收集素材：通过网络、书籍等途径，收集相关图片、文字素材。
3. 设计草图：在纸上画出版面布局草图，确定元素位置。
4. 版面布局：根据草图，使用Adobe InDesign等软件进行版面设计。
5. 色彩搭配：选择与主题相符的色彩，进行搭配。
6. 字体选择：根据内容，选择合适的字体。
7. 修改完善：对版面进行多次修改，直至满意。
五、实验结果与分析1. 版面布局：采用黄金分割法，将图片、文字等元素合理布局，使版面富有层次感。
2. 色彩搭配：以城市主题为基础，选用冷暖色调对比，突出城市特色。
3. 字体选择：根据内容，选用不同字体，使版面更具视觉冲击力。
4. 实验成果：完成了一幅以“城市印象”为主题的版式设计作品。
六、实验心得1. 版式设计需要掌握一定的理论知识，如色彩理论、字体知识等。
2. 实际操作过程中，要注重细节，如字体大小、间距、图片质量等。
3. 创新意识在版式设计中至关重要，要敢于尝试新的布局、色彩搭配等。
4. 实践是提高版式设计能力的关键，要多练习，多思考。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
版图设计实验报告课程名称：集成电路版图设计姓名：学号；专业；电子科学与技术教师；老师目录（一）实验目的 (3)（二）实验步骤 (4)1，搭建环境····································································································2，运用ic6151···························································································3，作图···········································································································4，Run DRC··························································································5，画原理图···························································································6，Run LVS········································································································（三）实验总结·················································································································（一）实验目的1、熟悉Linux系统基本命令并学会使用；2、掌握使用Cadence Virtuoso版图编辑软件进行模拟IC 版图布局设计；3、Cadence-Virtuoso Layout Editor是一种基于Linux系统的EDA工具；（1）熟练使用快捷键；R;画矩形， ESC；取消任务， delete；除去、U；撤销， shift + f;变繁体 k；测距离C；复制， s;改变形状 p;双沟道 L创建标识等等；(2) 画线和贴片；横----A2纵----A1M1-M24、学会用Cadence搭建网表即如何构建电路，并对电路图进行检查和验证；5、为了从电路图提取网表，用于后续layout的LVS检查验证做准备；6、学习对电路模块的认识。