《微型计算机原理与应用》(王永山)第6章
微型计算机原理与应用课后答案
微型计算机原理与应用课后答案第1章习题1.3简述3个门电路的基本元素在电路中对电平高低的作用。
答：与、或、非。
1.4 布尔代数有哪两个特点？答：（1）值只有两个；（2）只有与、或、反3种运算。
1.5 布尔代数的“或运算”结果可用哪两句话来归纳？其“与运算”又可归纳成哪两句话“答：（1）“或运算”运算结果为有一真必为真，两者皆假才为假。
（2）“与运算”有一假即为假，两者皆真才为真。
1.6 什么叫原码、反码及补码？答：原码就是一个数的机器数。
反码：将原码每位取反，即为反码。
更准确的是：正数的反码就等于它的原码；负数的反码就是它的原码除符号位外，各位取反。
补码：反码加1就是补码。
更准确的是：正数的补码就等于它的原码；负数的补码就是它的反码加1。
1.7 为什么需要半加器和全加器，它们之间的主要区别是什么？答：（1）因为加法的第一位没有进位，所以用半加器即可；而第二位起可能有进位，故需要考虑全加器；（2）两者的区别是半加器为双入双出，全加器为三入双出。
第2章习题2.2 触发器、寄存器及存储器之间有什么关系？请画出这几种器件的符号。
答：触发器是存放一位二进制数字信号的基本单元。
触发器是计算机的记忆装置的基本单元，也可以说是记忆细胞。
触发器可以组成寄存器，寄存器又可以组成存储器。
寄存器和存储器统称为计算机的记忆装置。
(2)其符号分别表示如下：2.4 累加器有何用处？画出其符号。
答：累加器作为ALU运算过程的代数和的临时存储处。
2.5 三态输出电路有何意义？其符号如何画？答：三态输出电路使得一条信号传输线既能与一个触发器接通，也可以与其断开而与另外一个触发器接通，从而使得一条信号线可以传输多个触发器的信息。
2.6 何谓L门及E门？它们在总线结构中有何用处？答：（1）L门：高电平时使数据装入、低电平时数据自锁其中的电路；E门：E门即三态门，当选通端E门为高电平时，可将信息从A端送到B端。
（2）L门专管对寄存器的装入数据的控制，而E门志管由寄存器输出数据的控制。
单片微型计算机原理及应用参考答案
《单片微型计算机原理及应用》习题参考答案姜志海刘连鑫王蕾编著电子工业出版社目录第1章微型计算机基础 (2)第2章半导体存储器及I/O接口基础 (4)第3章MCS-51系列单片机硬件结构 (11)第4章MCS-51系列单片机指令系统 (16)第5章MCS-51系列单片机汇编语言程序设计 (20)第6章MCS-51系列单片机中断系统与定时器/计数器 (26)第7章MCS-51系列单片机的串行口 (32)第8章MCS-51系列单片机系统扩展技术 (34)第9章MCS-51系列单片机键盘/显示器接口技术 (36)第10章MCS-51系列单片机模拟量接口技术 (40)第11章单片机应用系统设计 (44)第1章微型计算机基础1．简述微型计算机的结构及各部分的作用微型计算机在硬件上由运算器、控制器、存储器、输入设备及输出设备五大部分组成。
运算器是计算机处理信息的主要部分；控制器控制计算机各部件自动地、协调一致地工作；存储器是存放数据与程序的部件；输入设备用来输入数据与程序；输出设备将计算机的处理结果用数字、图形等形式表示出来。
通常把运算器、控制器、存储器这三部分称为计算机的主机，而输入、输出设备则称为计算机的外部设备（简称外设）。
由于运算器、控制器是计算机处理信息的关键部件，所以常将它们合称为中央处理单元CPU（Central Process Unit）。
2．微处理器、微型计算机、微型计算机系统有什么联系与区别？微处理器是利用微电子技术将计算机的核心部件（运算器和控制器）集中做在一块集成电路上的一个独立芯片。
它具有解释指令、执行指令和与外界交换数据的能力。
其内部包括三部分：运算器、控制器、内部寄存器阵列（工作寄存器组）。
微型计算机由CPU、存储器、输入/输出（I/O）接口电路构成，各部分芯片之间通过总线（Bus）连接。
以微型计算机为主体，配上外部输入/输出设备、电源、系统软件一起构成应用系统，称为微型计算机系统。
《微型计算机原理及应用》课后习题答案
《微型计算机原理及应用》习题解答第一章基础知识1.1 解释题(1)微处理器【解答】由大规模集成电路芯片构成的中央处理器（CPU），叫做微处理器。
(2)微型计算机【解答】以微处理器为基础，配以内存储器、输入输出接口电路、总线以及相应的辅助电路而构成的计算机裸机，叫做微型计算机。
(3)微型计算机系统【解答】微型计算机系统由硬件系统和软件系统组成。
即由微型计算机、配以相应的外部设备（如打印机、显示器、键盘、磁盘机等），再配以足够的软件而构成的系统。
(4)单板机【解答】将微处理器、RAM、ROM以及I/O接口电路，再配上相应的外设（如小键盘、LED显示器等）和固化在ROM中的监控程序等，安装在一块印刷电路板上构成的微型计算机系统称为单板机。
(5)运算器【解答】运算器是直接完成各种算术运算、逻辑运算的部件，主要由ALU（Arithmetic and Logic Unit,算术逻辑部件）、通用寄存器、标志寄存器等组成。
(6)地址总线【解答】地址总线是CPU对内存或外设进行寻址时，传送内存及外设端口地址的一组信号线。
地址总线的条数多少决定了CPU的寻址能力。
(7)数据总线【解答】数据总线是CPU与内存或外设进行信息交换时，所用的一组数据信号线。
它决定了CPU 一次并行传送二进制信息的位数，反映出CPU的“字长”这个重要性能指标。
(8)控制总线【解答】控制总线是在CPU与外部部件之间传送控制信息（如读/写命令、中断请求命令等）的一组信号线。
1-2 单片机应包括哪些基本部件？其主要应用于哪些领域？【解答】一般单片机芯片中包括微处理器、RAM、ROM、I/O接口电路、定时器/计数器，有的还包括A/D、D/A转换器等。
其主要应用于智能化仪器仪表及工业控制领域。
1-3 按图1-11和图1-12，写出取第二条指令操作码和执行第二条指令的过程。
【解答】ADD AL,12H指令的取指过程：1)IP的值（002H）送入地址寄存器AR；2)IP的内容自动加1，变为003H；3)AR将地址码通过地址总线送到存储器的地址译码器，经译码后选中002H单元；4)微处理器给出读命令MEMR；5)所选中的002H单元内容04H送上数据总线DB；6)数据总线DB上的数据04H送到数据寄存器DR；7)因是取指操作，取出的是指令操作码04H，即由DR送入指令寄存器IR；8)IR中的操作码经指令译码器ID译码后，通过PLA发出执行该指令的有关控制命令。
微型计算机原理及应用
微型计算机原理及应用内容提要本书以主流机IBM PC系列及兼容机为主要对象，系统地叙述了微型计算机的组成及各组成部分的工作原理；叙述了汇编语言程序设计的思路、方法和技术；阐述了微型计算机的接口技术及应用。
全书共分8章，内容包括计算机基础、微处理器，存储器，8086/8088的结构，指令系统和汇编语言语法，分支、循环、子程序的设计，DOS系统功能调用，ROM BIOS中断调用，磁盘文件管理等。
涵盖了几乎所有常用典型接口技术，包括存储器接口、并行接口、人-机接口、串行通信接口、D/A和A/ D接口、硬磁盘机接口，并对接口问题的一些共性技术，如I/O接口地址译码、总线、中断、DMA和定时/计数技术等集中讨论。
每章开始列出该章内容提要和学习目标，结尾列有本章内容小结、练习和思考题。
本书既涉及微型计算机的共性技术，也涉及计算机系统中各类常用外部设备的接口技术，内容丰富，层次分明，实例丰富，便于教学、自学和应用。
本书既可供高等学校工科计算机和非计算机类有关专业作为本科生、研究生或高层次专业技术培训教材，也可供从事计算机应用与开发的科研及工程技术人员自学参考。
编辑推荐本书在内容组织上既注重全面性和实用性，又强调系统性与新颖性。
全书由浅入深、全面系统地介绍了微型计算机的组成、工作原理、接口电路和典型应用等，使读者建立微型计算机系统的整体概念，掌握微型计算机系统软硬件开发的初步方法，了解简单计算机应用系统的工作原理和设计方法。
每章中都有大量的例题和综合应用实例。
目录绪论第一章微型计算机基础第一节计算机中数的表示方法及运算第二节微型计算机概述第二章微处理器（CPU）第一节8086CPU第二节各种常见的CPU特点简介第三章存储器第一节存储器的分类第二节存储器的工作原理第三节8086的存储器结构第四节CPU与存储器的连接第四章8086指令系统第一节概述第二节8086的寻址方式第三节8086指令系统第五章汇编语言程序设计第一节汇编语言基本语法第二节常用伪指令第三节汇编语言程序结构第四节DOS和BIOS服务程序调用第五节汇编语言程序设计第六章输入输出接口电路第一节I/O接口概述第二节I/O接口电路地址译码技术第三节总线技术第四节并行接口第五节串行通信接口第七章CPU与接口间信息传送及定时/计数器第一节中断技术第二节DMA技术第三节定时/计数器8253/8254第八章D/A和A/D转换器接口第一节D/A转换器接口第二节A/D转换器接口第三节微型计算机系统的A/D、D/A通道第四节高速微机数据采集系统参考文献图书信息书名:微型计算机原理及应用作者：李云出版社：清华大学出版社出版时间：2010-7-1ISBN: 9787302222279开本：16开定价: 28.00元内容简介本教材以最具代表性的Intel 8086为背景，主要讲述16位微型计算机的原理及应用，同时兼顾32位微处理器。
最新微型计算机原理与应用习题集及答案
微型计算机原理与应用习题集及答案微型计算机原理与应用习题集目录第1章概述 (1)第2章计算机中的数制与编码 (2)第3章微处理器及其结构 (4)第4章 8086/8088CPU指令系统 (9)第5章汇编语言程序设计 (17)第6章存储器系统 (27)第7章中断技术 (31)第8章输入/输出接口技术 (37)第9章串行通信技术及其接口芯片 (42)模拟试题（一） (44)参考答案 (48)模拟试题（二） (49)参考答案 (52)模拟试题（三） (53)参考答案 (56)河南理工大学 2006--2007 学年第 1 学期 (58)参考答案 (61)近年来某高校硕士研究生入学试题 (63)参考答案 (66)近年某高校研究生入学考试试题 (70)参考答案 (74)近年某高校攻读硕士学位研究生试题 (75)参考答案 (77)第1章概述一、填空题1．电子计算机主要由运算器、控制器、存储器、输入设备和输出设备等五部分组成。
2．运算器和控制器集成在一块芯片上，被称作CPU。
3．总线按其功能可分数据总线、地址总线和控制总线三种不同类型的总线。
4．计算机系统与外部设备之间相互连接的总线称为系统总线（或通信总线）；用于连接微型机系统内各插件板的总线称为系统内总线仅供学习与交流，如有侵权请联系网站删除谢谢78（板级总线）；CPU内部连接各寄存器及运算部件之间的总线称为内部总线。
5．迄今为止电子计算机所共同遵循的工作原理是程序存储和程序控制的工作原理。
这种原理又称为冯·诺依曼型原理。
二、简答题1．简述微处理器、微计算机及微计算机系统三个术语的内涵。
答：微处理器是微计算机系统的核心硬件部件，它本身具有运算能力和控制功能，对系统的性能起决定性的影响。
微处理器一般也称为CPU；微计算机是由微处理器、存储器、I/O接口电路及系统总线组成的裸机系统。
微计算机系统是在微计算机的基础上配上相应的外部设备和各种软件，形成一个完整的、独立的信息处理系统。
微型计算机原理及应用
80x86系列结构微处理器与 系列结构微处理器与8086 第2章 80x86系列结构微处理器与8086
7
微型计算机原理及应用
5.MMX技术 5.MMX技术 为支持多媒体技术的应用，如音乐合成、语音合成。 为支持多媒体技术的应用，如音乐合成、语音合成。语 音识别、音频和视频压缩（编码）和解压缩（译码）、 ）、2D 音识别、音频和视频压缩（编码）和解压缩（译码）、2D 图形（ 结构映像）和流视频等等。x86系列 和 3D 图形（包括 3D 结构映像）和流视频等等。x86系列 处理器中增加MMX技术及相应的指令。 MMX技术及相应的指令 处理器中增加MMX技术及相应的指令。 6.流SIMD扩展 SSE） 扩展（ 6.流SIMD扩展（SSE） III处理器开始 处理器开始， x86系列微处理器中引进 自Pentium III处理器开始，在x86系列微处理器中引进 了流SIMD 单指令多数据）扩展（SSE）技术。SSE扩展把由 SIMD（ 了流SIMD（单指令多数据）扩展（SSE）技术。SSE扩展把由 MMX引进的SIMD执行模式扩展为新的128位XMM寄存器 引进的SIMD执行模式扩展为新的128 Intel MMX引进的SIMD执行模式扩展为新的128位XMM寄存器 和能在包装的单精度浮点数上执行SIMD操作。 SIMD操作 和能在包装的单精度浮点数上执行SIMD操作。
微型计算机原理及应用
主讲教师： 主讲教师：物理学及电子信息工程系 王玉平 电子邮件： 电子邮件：flwyp@ 联系电话： 联系电话：********
微型计算机原理及应用
80x86系列结构微处理器 第2章 80x86系列结构微处理器 与8086
80x86系列微处理器是8086的延伸 系列微处理器是8086 §2.1 80x86系列微处理器是8086的延伸 8086的功能结构 §2.2 8086的功能结构 8086微处理器的执行环境 §2.3 8086微处理器的执行环境
《微型计算机原理及应用》习题答案和实验
《微型计算机原理及应用》习题参考答案及实验项目［第1章］1.1题（1） 64H（2） DCH（3） ECH（4） 14H1.2题（1） 0110 0101 0111 1100（2） 1101 1010 1000 00001.3题用3个异或门。
其中，第1个异或门输入D3～D0，第2个异或门输入D7～D4；这两个异或门的输出送第3个异或门的输入端，由这个异或门输出奇偶校验位。
1.4题用8个异或门和一个与门。
其中，第1个异或门输入D0和Q0,第2个异或门输入D1和Q1，……第8个异或门输入D7和Q7；这8个异或门的输出送与门的输入端，由与门输出比较结果。
1.5题（1） 2131MB/s（2） 3200MB/s[第2章]2.1题（1）C=0 P=1 A=0 Z=0 S=1 O=1（2）C=1 P=0 A=1 Z=0 S=1 O=0（3）C=0 P=1 A=1 Z=0 S=0 O=02.2题参考本书图2-7。
其中，8086的MN/ MX 改接+5V；ALE、DEN和DT/ R信号改由8086输出；取消8086输出的S2～ S0信号，去掉总线控制器8288。
2.3题：参考2.3.1节。
2.4题：参考2.3.2节。
2.5题：参考2.3.3节。
2.6题：参考表2-2。
［第3章］3.1题(1) MOV AX,0700HPUSH AXPOPF(2) MOV AL,45HADD AL,35HDAA(3) MOV AL,86HSUB AL,26HDAS(4) MOV AL,08HMOV BL,07HMUL BLAAM(5) MOV AX,0608HMOV BL,08HAADDIV BL3.2题[403H][402H][401H][400H]=508850883.3题MOV SI,OFFSET MULD MOV DI,OFFSET RESULT MOV BL,05HMOV CX,4MOV DH,0AGAIN: MOV AL,[SI]MUL BLAAMADD AL,DHAAAMOV [DI],ALMOV DH,AHINC SIINC DILOOP AGAINHLT3.4题MOV SI,OFFSET DBUF1 MOV DI,OFFSET DBUF2 MOV CX,100AGAIN: MOV AL,[SI]CMP AL,50HJNA NEXTMOV [DI],ALINC DINEXT: INC SILOOP AGAINHLT3.5题（1） BX=0002H (7) BX=02B1H(2) BX=0FC6H (8) BX=2B18H(3) BX=F539H (9) BX=82B1H(4) BX=0FC4H (10) BX=2B18H(5) BX=2B18H (11) BX=02B1H(6) BX=02B1H3.6题(1) AX=10H(2) BX=05A8H(3) CL=06H CH=00H3.7题MOV SI,OFFSET STR1MOV DI,OFFSET STR2ADD DI,100MOV CX,100CLDREP MOVSBHLT3.8题MOV BX,100SUB BX,4MOV DX,0CLDAGAIN:MOV SI,OFFSET STR1ADD SI,DXMOV DI,OFFSET STR2MOV CX,5REPE CMPSBJZ FOUNDINC DXDEC BXJNZ AGAINMOV DL,’N’MOV AH,2INT 21HJMP EXITFOUND:MOV DL,’Y’MOV AH,2INT 21HEXIT: MOV AH,4CHINT 21H[第4章]4.1题（1） AX=AA88H（2） AL=33H（3） AL=40H AH=00H4.2题DATA SEGMENTSTR1 DB ’ABCDE’,95 DUP(′E′)DATA ENDSEDATA SEGMENTSTR2 DB ’12345’,95 DUP(′5′),100 DUP(?) EDATA ENDSCODE SEGMENTASSUME CS:CODE,DS:DATA,ES:EDATA START: MOV AX,DATAMOV DS,AXMOV AX,EDATAMOV ES,AXMOV SI,OFFSET STR1MOV DI,OFFSET STR2ADD DI,100MOV CX,100CLDREP MOVSBHLTCODE ENDSEND START4.3题DATA SEGMENTSTR1 DB ′ABCDE12345′,90 DUP(′A′) COUNT1 EQU $-STR1DATA ENDSEDATA SEGMENTSTR2 DB ′E1234′COUNT2 EQU $-STR2EDATA ENDSCODE SEGMENTASSUME CS:CODE,DS:DATA,ES:EDATA START: MOV AX,DATAMOV DS,AXMOV AX,EDATAMOV ES,AXMOV BX,COUNT1SUB BX,COUNT2-1MOV DX,0CLDAGAIN: MOV SI,OFFSET STR1ADD SI，DXMOV DI，OFFSET STR2MOV CX，COUNT2REPE CMPSBJZ FOUNDINC DXDEC BXJNZ AGAINMOV DL，’N’MOV AH，2INT 21HJMP EXITFOUND： MOV DL，’Y’MOV AH，2INT 21HEXIT： MOV AH，4CHINT 21HCODE ENDSEND START4.4题DATA SEGMENTVAR DB 98H,78H,86H,22H,46H,2AH,3BH COUNT EQU $-VARDATA ENDSCODE SEGMENTASSUME CS:CODE,DS:DATASTART: MOV AX,DATAMOV DS,AXMOV CX,COUNTDEC CXL1: PUSH CXPUSH BXMOV AL,[BX]INC BXL2: CMP AL,[BX]JBE L3XCHG AL,[BX]L3: INC BXLOOP L2POP BXMOV [BX],ALINC BXPOP CXLOOP L1HLTCODE ENDSEND START4.5题DATA SEGMENTMESS DB ’WELCOME’,0DH,0AH,’$’DATA ENDSCODE SEGMENTASSUME CS:CODE,DS:DATA START: MOV AX,DATAMOV DS,AXAGAIN: MOV AH,2INT 1AHMOV BL,DHCALL DISPADD BL,10HCMP BL,60HJB NEXTSUB BL,60HNEXT: MOV AH,2INT 1AHMOV AL,DHCMP, AL,BLJNZ NEXTMOV AH,1INT 16HJNZ EXITJMP AGAINDISP PROC NEARMOV DX,OFFSET MESSMOV AH,9INT 21HRETDISP ENDPEXIT: MOV AH,4CHINT 21HCODE ENDSEND START4.6题CODE SEGMENTASSUME CS:CODESTART: MOV AH,2CHINT 21HMOV BL,CHMOV CL,4CALL BCDROL BL,CLCALL DISPROL BL,CLCALL DISPCALL CRLFMOV AH,1INT 16HJNZ EXITJMP STARTBCD PROC NEARMOV AL,BLMOV BL,10CBWDIV BLSHL AL,CLOR AL,AHMOV BL,ALRETBCD ENDPDESP PROC NEARMOV DL,BLAND DL,0FHADD DL,3OHMOV AH,2INT 21HRETDISP ENDPCRLF PROC NEARMOV DL,0DHMOV AH,2INT 21HMOV DL,0AHINT 21HRETCRLF ENDPEXIT: MOV AH,4CHINT 21HCODE ENDSEND START[第5章]5.1题用8片2164。
微型计算机原理与应用
（1978-1981）
特点：
1、速度越来越快。 2、容量越来越大。 3、功能越来越强。
Intel 8086、Z8000
第四代 32位机
（1981-1992）
80386、80486
第五代 （93后）
第五代计算机（新一代）
将采用人工智能技术及新型软件，硬件将采用新 的体系结构和超导集成电路。分为问题解决与推 理机；知识数据库管理机；智能接口计算机。
两边同除以2， Kn-1Kn-2………K1中均含有2的 因子，余数为K0，
同理继续除下去可以找到K1 、K2直到Kn-1
例2：将(0.613) D转换为十进制
(0.613)10 2=1.226 (0.226)10 2=0.452 (0.452)10 2=0.904 (0.904)10 2=1.808 (0.808)10 2=1.616 (0.616)10 2=1.232
+ 01100110 100100111
A+B=127
结果不正确需加66H调整 得到正确结果
总之加法修整的方法是： 低半字节大于9或向高半字节有进位（半进位）， 则加06H调整。 高半字节大于9或有进位，则加60H调整。 以上两种情况交叉组合，则加66H调整。
4、 K、KB ：K是数量单位，KB表示内存容量。
1K=1024
1KB=1024byte
1M=210K=1024K
1G=210M=1024M
5、 ASCⅡ码： 美国标准信息交换码，用7位二进 制数表示数字、字母及计算机所能识别的各种符 号。
6、BCD码 ： 十进制数的二进制表示，用4位二进 制数表示0-9十个数字。
公共信号线
微机中各功能部件之间的信息是通过总线 传输 微机：片内（CPU内） 单总线结构
精品课件-微型计算机原理及应用(第二版)-第6章
第6章 现代微机系统的主机板
1) 主时钟频率和CPU工作频率 首先强调的是，主时钟频率和CPU工作频率不是同一概念。 图6.3时钟发生器输出一路信号同时加入CPU和北桥。这个时 钟信号称为主时钟(Host Clock，不是Main Clock)信号。而 CPU的工作频率有很多称法，如CPU的时钟速率(Clock Rate， Clock Speed)、CPU的时钟频率(Clock Frequency，不称时钟 信号频率)、CPU工作频率(Operating Frequency)或者就简称 CPU频率(CPU Frequency)。CPU的工作频率之所以与外加时钟 信号频率不同，是因为CPU内有个锁相环电路组成的倍频器， 而且倍频系数是在芯片出厂前经过测试确定和设定的。倍频系 数高达24，在主时钟信号频率为100 MHz时CPU的工作频率可 高达2.4 GHz。
第6章 现代微机系统的主机板
2) 主时钟频率和FSB(前端总线)频率(FSB Frequency) FSB频率是指CPU与北桥之间传输数据时的速率。 它与主 时钟信号的频率也可能不同，是因为主时钟信号的一个周期时 间内可能传输多位数据，例如4位。这就可以称FSB频率是主 时钟频率的4倍。 表6.1给出三个型号的CPU可以运行的主时钟信号频率、 FSB频率和内部工作频率的关系。
第6章 现代微机系统的主机板
2) 状态和控制 传输信息双方总需要互相提供联络(常称为“握手”)信号。 状态信号属于联络信号，主要信号包括：要传送的数据是否准 备好；数据线是否忙碌；Cache操作是否命中，信息在Cache 中是否经过修改而要重新写回主存；还有一个3位组合提供8种 状态响应。
第6章 现代微机系统的主机板
第6章 现代微机系统的主机板
(3) 高速显示器总线和插槽。这里的高速显示器是指如 同电视机那样面向高速三维动画显示的显示器，要求总线的传 输速率(视频带宽)很高。所以该总线由北桥控制形成。这种总 线有两种标准：AGP(Accelerated Graphics Port)标准和PCI express标准。
〈微型计算机原理及应用〉自学指导书（本）解析
自学指导资料微型计算机原理及接口技术《机械设计制造及其自动化》专业《热能与动力工程》专业《电气工程及其自动化》专业等层次：专升本、高起本西安理工大学继续教育学院二00八年九月《微型计算机原理及接口技术》自学指导书编写者：田敬民自学总学时：100学时适用专业：《机械设计制造及其自动化》(专升本) 《热能与动力工程》(专升本) 《测控技术与仪器》(专升本) 《计算机科学与技术》(专升本)《电气工程及其自动化》（高起本) 《计算机科学与技术》（高起本)《机械设计制造及其自动化》（高起本)一、学习目的和要求:“微型计算机及其接口技术”是一门重要的专业基础课,侧重于微型计算机的基本原理和工程实践.通过本课程的学习，使学生具有微型计算机应用系统的分析能力和初步设计能力。
本课程以介绍硬件知识为主,但在构成一个微型计算机应用系统时，还必须具有用汇编语言源程序的读写能力.读写汇编语言编写的应用程序是本课程的主要内容之一，是与硬件电路工作密切相关的不可分割的部分。
理论指导实践是本课程的重要特点。
二、学习方法:1.阅读教材前,应先了解本章内容要求及重点难点，做成心中有数,有的放矢。
2.阅读教材时逐段细读,集中精力,吃透每个知识点，深刻理解基本概念和基本理论,对基本方法和基本技能必须牢固掌握,阅读中遇到个别问题，可暂时搁置,留待面授时解决。
3.在学完一章后,应认真完成教材中的有关思考题和习题，这是帮助学生理解,消化和巩固新学知识培养分析问题,解决问题能力的重要环节。
作业题必须按时完成，作为考核成绩的依据。
4.根据教学计划规定,本课程安排中集中面授,面授内容主要是本课程的重点难点,解答学生学习中的问题.5.本课程为考试课程,课程结束后进行考试.三、学习进度表:章次课程内容自学学时(H) 面授学时(H)1 计算机基础知识(预备知识) 4 22 微型计算机概述8 43 指令系统及汇编语言程序设计30 64 半导体存储器8 25 输入/输出技术12 46 常用的输入/输出接口方法38 4合计100 22四、各章节内容重点、难点和作业题、思考题第一章 (预备知识)计算机基础知识1.内容：各种进位计数制及编码计算机中,无符号数和有符号数表示方法:原码反码补码2.重点：各种进位计数制的相互转换、数的原码、反码、补码表示3.难点：补码概念及数的变补方法作业题：教材P.14.习题:1.1, 1.2, 1.3, 1.4, 1.9, 1.10, 1.11, 1.12, 1.17第二章微型计算机概述1.内容：微处理器和微型计算机:微型计算机系统的总线结构,8088 / 8086 CPU结构及引脚功能：系统总线形成及时序2.重点：8088（8088）微处理器内部结构，引脚信号和总线时序3.难点：引脚信号和总线时序，即三总线信号在典型的总线周期中出现的时间关系即时序。
微型计算机原理及应用
微型计算机原理及应用内容提要本书以主流机IBM PC系列及兼容机为主要对象，系统地叙述了微型计算机的组成及各组成部分的工作原理；叙述了汇编语言程序设计的思路、方法和技术；阐述了微型计算机的接口技术及应用。
全书共分8章，内容包括计算机基础、微处理器，存储器，8086/8088的结构，指令系统和汇编语言语法，分支、循环、子程序的设计，DOS系统功能调用，ROM BIOS中断调用，磁盘文件管理等。
涵盖了几乎所有常用典型接口技术，包括存储器接口、并行接口、人-机接口、串行通信接口、D/A和A/ D接口、硬磁盘机接口，并对接口问题的一些共性技术，如I/O接口地址译码、总线、中断、DMA和定时/计数技术等集中讨论。
每章开始列出该章内容提要和学习目标，结尾列有本章内容小结、练习和思考题。
本书既涉及微型计算机的共性技术，也涉及计算机系统中各类常用外部设备的接口技术，内容丰富，层次分明，实例丰富，便于教学、自学和应用。
本书既可供高等学校工科计算机和非计算机类有关专业作为本科生、研究生或高层次专业技术培训教材，也可供从事计算机应用与开发的科研及工程技术人员自学参考。
编辑推荐本书在内容组织上既注重全面性和实用性，又强调系统性与新颖性。
全书由浅入深、全面系统地介绍了微型计算机的组成、工作原理、接口电路和典型应用等，使读者建立微型计算机系统的整体概念，掌握微型计算机系统软硬件开发的初步方法，了解简单计算机应用系统的工作原理和设计方法。
每章中都有大量的例题和综合应用实例。
目录绪论第一章微型计算机基础第一节计算机中数的表示方法及运算第二节微型计算机概述第二章微处理器（CPU）第一节8086CPU第二节各种常见的CPU特点简介第三章存储器第一节存储器的分类第二节存储器的工作原理第三节8086的存储器结构第四节CPU与存储器的连接第四章8086指令系统第一节概述第二节8086的寻址方式第三节8086指令系统第五章汇编语言程序设计第一节汇编语言基本语法第二节常用伪指令第三节汇编语言程序结构第四节DOS和BIOS服务程序调用第五节汇编语言程序设计第六章输入输出接口电路第一节I/O接口概述第二节I/O接口电路地址译码技术第三节总线技术第四节并行接口第五节串行通信接口第七章CPU与接口间信息传送及定时/计数器第一节中断技术第二节DMA技术第三节定时/计数器8253/8254第八章D/A和A/D转换器接口第一节D/A转换器接口第二节A/D转换器接口第三节微型计算机系统的A/D、D/A通道第四节高速微机数据采集系统参考文献图书信息书名:微型计算机原理及应用作者：李云出版社：清华大学出版社出版时间：2010-7-1ISBN: 9787302222279开本：16开定价: 28.00元内容简介本教材以最具代表性的Intel 8086为背景，主要讲述16位微型计算机的原理及应用，同时兼顾32位微处理器。
微型计算机原理与应用 教学课件 作者 王法能 杨永生 主编 潘晓中 周晓娟 副主编 第六章
外存也是用来存储各种信息的，但是CPU要使用这些信息时，必须通过专 门的设备将信息先传送到内存中。因此，外存存放相对来说不经常使用的 程序和数据，另外，外存总是和某个外部设备相关的。外存的特点是大容 量，但外存速度比较慢。微型计算机中常见的外存有软盘、硬盘、光盘等 ，都有较高的存储量，比如CD-ROM光盘可达650MB，硬盘已经达到了几 十GB，而且容量还在增加。不过外存要配备专门的设备才能完成对外存 的读写功能。比如，软盘有软盘驱动器，光盘配有光盘驱动器等等。
5、价格
存储器的价格主要由两方面的因素决定，一是存储器本身的价格， 二是存储器模块中接口电路的价格，后一类价格也叫固定开销，因为对 不同容量的模块，这种价格几乎是一样的。由此可见，应该使模块的数 目尽可能少，而每个模块的容量尽可能大，也就是存储模块的设计越简 单，说有利于降低整个存储器系统的价格。
6.1.3 高速缓冲存储器
Intel2114芯片的容量是1k×4位，表示它有1k个单元，每个单元存储数 据为4位。
2、速度 存储器的速度是用存储器访问时间来衡量的。访问时间就是从CPU给出有 效的存储器地址到存储器输出有效数据所需的时间。
存储时间越小，速度越快。超高速的存储器已经小于20ns。随着半导体 工艺的不断提高和改进，存储器容量越来越大，速度越来越高，体积越来越 小。
第6章 半导体存储器
【本章重点】本章重点介绍半导体存储器 系统基本知识及分类，讲述微型计算机存 储器系统的构成及微机系统与外部存储器 的连接方法。
《微机原理及应用》课后答案(黄冰 覃伟年 著)习题参考答案
《微机原理》习题参考答案第一章绪论1.2①[+65]10=01000001B [+65]补=[+65]原=01000001B②[+115]10=01110011B [+115]补=[+115]原=01110011B③[-65]10=11000001B [-65]补=10111111B[-115]10=11110011B [-115]补=10001101B方法：正数的原码、反码、补码相同负数的补码在原码的基础上除过符号外，先取反，再加1。
1.3①[+120]10=0000000001111000B [+120]补=[+120]原=000000001111000B②[-120]10=1000000001111000B [-120]补=1111111110001000B③[+230]10=0000000011100110B [+230]补=[+230]原=0000000011100110B④[-230]10=1000000011100110B [-230]补=1111111100011010B方法：与上题相同，只是扩展了位数，用16位表示1.4①55 （00110111）②89 （01011001）③-115 （11110011）④-7总结：知道补码，求原码(或数值)的方法：如果是正数，直接转换。
如果是负数用以下三种方法：①根据[[X]补]补=X 求得例如10001101 各位取反11110010 加一11110011转换-115②求补的逆运算例如：11111001 先减一11111000 各位取反10000111 转换-7③-(模+补码转换结果)例如：10001101转换-13模+补码转换结果128-13=115 加负号–1151.9本题问题不太明确例如：如果手边有手册或是知道产品的型号，就可从手册中查到微处理器的处理位数。
也可以根据系统总线得知。
因为系统总线是公共的数据通道，表现为数据传输位数和总线工作时钟频率。
大学_《微型计算机原理及应用》(吴宁著)课后习题答案下载
《微型计算机原理及应用》(吴宁著)课后习题答案下载《微型计算机原理及应用》(吴宁著)内容提要目录第1章计算机基础1.1 数据、信息、媒体和多媒体1.2 计算机中数值数据信息的表示1.2.1 机器数和真值1.2.2 数的表示方法——原码、反码和补码1.2.3 补码的运算1.2.4 定点数与浮点数1.2.5 BCD码及其十进制调整1.3 计算机中非数值数据的信息表示1.3.1 西文信息的表示1.3.2 中文信息的表示1.3.3 计算机中图、声、像信息的表示1.4 微型计算机基本工作原理1.4.1 微型计算机硬件系统组成1.4.2 微型计算机软件系统1.4.3 微型计算机中指令执行的基本过程 1.5 评估计算机性能的主要技术指标1.5.1 CPU字长1.5.2 内存储器与高速缓存1.5.3 CPU指令执行时间1.5.4 系统总线的传输速率1.5.5 iP指数1.5.6 优化的内部结构1.5.7 I/O设备配备情况1.5.8 软件配备情况习题1第2章 80x86/Pentium微处理器2.1 80x86/Pentium微处理器的内部结构 2.1.1 8086/8088微处理器的基本结构2.1.2 80386CPU内部结构2.1.3 80x87数学协处理器2.1.4 Pentium CPU内部结构2.2 微处理器的主要引脚及功能2.2.1 8086/8088 CPU引脚功能2.2.2 80386 CPU引脚功能2.2.3 Pentium CPU引脚功能2.3 系统总线与典型时序2.3.1 CPU系统总线及其操作2.3.2 基本总线操作时序2.3.3 特殊总线操作时序2.4 典型CPU应用系统2.4.1 8086/8088支持芯片2.4.2 8086/8088单CPU(最小模式)系统 2.4.3 8086/8088多CPU(最大模式)系统 2.5 CPU的工作模式2.5.1 实地址模式2.5.2 保护模式2.5.3 虚拟8086模式2.5.4 系统管理模式2.6 指令流水线与高速缓存2.6.1 指令流水线和动态分支预测2.6.2 片内高速缓存2.7 64位CPU与多核微处理器习题2第3章 80x86/Pentium指令系统3.1 80x86/Pentium指令格式3.2 80x86/Pentium寻址方式3.2.1 寻址方式与有效地址EA的概念 3.2.2 各种寻址方式3.2.3 存储器寻址时的段约定3.3 8086/8088 CPU指令系统3.3.1 数据传送类指令3.3.2 算术运算类指令3.3.3 逻辑运算与移位指令3.3.4 串操作指令3.3.5 控制转移类指令3.3.6 处理器控制类指令3.4 80x86/Pentium CPU指令系统3.4.1 80286 CPU的增强与增加指令 3.4.2 80386 CPU的增强与增加指令 3.4.3 80486 CPU增加的指令3.4.4 Pentium系列CPU增加的指令 3.5 80x87浮点运算指令3.5.1 80x87的数据类型与格式3.5.2 浮点寄存器3.5.3 80x87指令简介习题3第4章汇编语言程序设计4.1 程序设计语言概述4.2 汇编语言的程序结构与语句格式 4.2.1 汇编语言源程序的框架结构4.2.2 汇编语言的语句4.3 汇编语言的伪指令4.3.1 基本伪指令语句4.3.2 80x86/Pentium CPU扩展伪指令 4.4 汇编语言程序设计方法4.4.1 程序设计的基本过程4.4.2 顺序结构程序设计4.4.3 分支结构程序设计4.4.4 循环结构程序设计4.4.5 子程序设计与调用技术4.5 模块化程序设计技术4.5.1 模块化程序设计的特点与规范4.5.2 程序中模块间的关系4.5.3 模块化程序设计举例4.6 综合应用程序设计举例4.6.1 16位实模式程序设计4.6.2 基于32位指令的实模式程序设计 4.6.3 基于多媒体指令的实模式程序设计 4.6.4 保护模式程序设计4.6.5 浮点指令程序设计4.7 汇编语言与C/C 语言混合编程4.7.1 内嵌模块方法4.7.2 多模块混合编程习题4第5章半导体存储器5.1 概述5.1.1 半导体存储器的分类5.1.2 存储原理与地址译码5.1.3 主要性能指标5.2 随机存取存储器(RAM)5.2.1 静态RAM(SRAM)5.2.2 动态RAM(DRAM)5.2.3 随机存取存储器RAM的应用5.3 只读存储器(ROM)5.3.1 掩膜ROM和PROM5.3.2 EPROM(可擦除的PROM)5.4 存储器连接与扩充应用5.4.1 存储器芯片选择5.4.2 存储器容量扩充5.4.3 RAM存储模块5.5 CPU与存储器的典型连接5.5.1 8086/8088 CPU的'典型存储器连接5.5.2 80386/Pentium CPU的典型存储器连接 5.6 微机系统的内存结构5.6.1 分级存储结构5.6.2 高速缓存Cache5.6.3 虚拟存储器与段页结构习题5第6章输入/输出和中断6.1 输入/输出及接口6.1.1 I/O信息的组成6.1.2 I/O接口概述6.1.3 I/O端口的编址6.1.4 简单的I/O接口6.2 输入/输出的传送方式6.2.1 程序控制的输入/输出6.2.2 中断控制的输入/输出6.2.3 直接数据通道传送6.3 中断技术6.3.1 中断的基本概念6.3.2 中断优先权6.4 80x86/Pentium中断系统6.4.1 中断结构6.4.2 中断向量表6.4.2 中断响应过程6.4.3 80386/80486/Pentium CPU中断系统6.5 8259A可编程中断控制器6.5.1 8259A芯片的内部结构与引脚6.5.2 8259A芯片的工作过程及工作方式 6.5.3 8259A命令字6.5.4 8259A芯片应用举例6.6 82380可编程中断控制器6.6.1 控制器功能概述6.6.2 控制器主要接口信号6.7 中断程序设计6.7.1 设计方法6.7.2 中断程序设计举例习题6第7章微型机接口技术7.1 概述7.2 可编程定时/计数器7.2.1 概述7.2.2 可编程定时/计数器82537.2.3 可编程定时/计数器82547.3 可编程并行接口7.3.1 可编程并行接口芯片8255A7.3.2 并行打印机接口应用7.3.3 键盘和显示器接口7.4 串行接口与串行通信7.4.1 串行通信的基本概念7.4.3 可编程串行通信接口8251A7.4.3 可编程异步通信接口INS82507.4.4 通用串行总线USB7.4.5 I2C与SPI串行总线7.5 DMA控制器接口7.5.1 8237A芯片的基本功能和引脚特性 7.5.2 8237A芯片内部寄存器与编程7.5.3 8237A应用与编程7.6 模拟量输入/输出接口7.6.1 概述7.6.2 并行和串行D/A转换器7.6.3 并行和串行A/D转换器习题7第8章微型计算机系统的发展8.1.1 IBM PC/AT微机系统8.1.2 80386、80486微机系统8.1.3 Pentium及以上微机系统8.2 系统外部总线8.2.1 ISA总线8.2.2 PCI局部总线8.2.3 AGP总线8.2.4 PCI Express总线8.3 网络接口与网络协议8.3.1 网络基本知识8.3.2 计算机网络层次结构8.3.3 网络适配器8.3.4 802.3协议8.4 80x86的多任务保护8.4.1 保护机制与保护检查8.4.2 任务管理的概念8.4.3 控制转移8.4.4 虚拟8086模式与保护模式之间的切换 8.4.5 多任务切换程序设计举例习题8参考文献《微型计算机原理及应用》(吴宁著)目录本书是普通高等教育“十一五”国家级规划教材和国家精品课程建设成果，以教育部高等学校非计算机专业计算机基础课程“基本要求V4.0”精神为指导，力求做到“基础性、系统性、实用性和先进性”的统一。
微型计算机原理(第五版)课后习题答案
7．设有3个字变量的变量名及其内容如下： VAR1 3C46H VAR2 F678H 0A56H:000BH VAR3 0059H P127 试设计一个数据段定义这3个变量及其地址(包括段地址和偏移地址) 表变量ADDRTABL。 0A56H:0005H 46H VAR1 解：DATA SEGMENT 0A56H:0006H 3CH VAR1 DW 3C46H 0A56H:0007H 78H VAR2 VAR2 DW F678H 0A56H:0008H F6H VAR3 DW 0059H 0A56H:0009H 59H VAR3 ADDRTABL DD VAR1 0A56H:000AH 00H DD VAR2 DD VAR3 DATA ENDS
210=1K 24=16
（2）需要64个RAM芯片，64个芯片组，13根片内地址线、6根片选地址线。 213=8K 26=64
第六章
7、某微机系统的RAM存储器由4个模块组成，每个模块的容量为128 KB，若 4个模块的地址连续，起始地址为10000H，则每个模块的首末地址是什么？ 解：末地址-首地址+1=容量 末地址=首地址+容量-1 =10000H+217-1 0001,0000,0000,0000,0000B +0010,0000,0000,0000,0000B 0011,0000,0000,0000,0000B -0000,0000,0000,0000,0001B 0010,1111,1111,1111,1111B =2FFFFH 则4个模块的首末地址分别为：10000H~2FFFFH、30000H~4FFFFH、 50000H~6FFFFH、70000H~8FFFFH
第五章 1、已知8086 CPU中当前段寄存器的基址(DS) = 021FH，(ES) = 0A32H， (CS) = 234EH，则上述各段在存储器空间中物理地址的首地址号及末地 址号是什么? 解：各段首地址为： 数据段：(DS)×10H+0000H=021F0H 附加段：(ES)×10H+0000H=0A320H 代码段：(CS)×10H+0000H=234E0H 各段末地址为： 数据段：(DS)×10H+0FFFFH=121EFH 附加段：(ES)×10H+0FFFFH=1A31FH 代码段：(CS)×10H+0FFFFH=334DFH
第6章 微型计算机原理(王忠民)教材
第6章 半导体存储器
选择线 存储体 0 1 2 3
… …
A0 A1 A2 A3
地 址 译 码 器
15 4位
WR CS
控制 电路
数据缓冲器 I/O ～ I/O 0 3
图6.3 单译码方式
第6章 半导体存储器 以一个简单的16字4位的存储芯片为例，如图6.3所示。将 所有基本存储电路排成16行4列(图中未详细画出)，每一行对 应一个字，每一列对应其中的一位。每一行的选择线和每一列 的数据线是公共的。图中，A0A3 4根地址线经译码输出16根
需要N条数据线传送数据，芯片的存储容量就可以表示为2nN位。
第6章 半导体存储器 2．外围电路 外围电路主要包括地址译码电路和由三态数据缓冲器、控 制逻辑两部分组成的读/写控制电路。 1) 地址译码电路 存储芯片中的地址译码电路对CPU从地址总线发来的n位地 址信号进行译码，经译码产生的选择信号可以惟一地选中片内 某一存储单元，在读/写控制电路的控制下可对该单元进行读/写 操作。
有单元，当某一单元的X线和Y线同时有效时，相应的存储单元被 选中。图6.4给出了一个容量为1 K字(单元)1位的存储芯片的双译 码电路。1 K(1024)个基本存储电路排成3232的矩阵，10根地址 线分成A0~A4 和A5~A9两组。A0~A4经X译码输出32条行选择线， A5~A9经Y译码输出32条列选择线。行、列选择线组合可以方便地 A9A8A7A6A5=00000时，第0号单元被选中，通过数据线I/O实现数
第6章 半导体存储器 3．地址译码方式 芯片内部的地址译码主要有两种方式，即单译码方式和双
译码方式。单译码方式适用于小容量的存储芯片，对于容量较
大的存储器芯片则应采用双译码方式。 1) 单译码方式 单译码方式只用一个译码电路对所有地址信息进行译码， 译码输出的选择线直接选中对应的单元，如图6.3所示。一根译 码输出选择线对应一个存储单元，故在存储容量较大、存储单 元较多的情况下，这种方法就不适用了。
微型计算机原理及应用课后习题答案教材
习题一一、单选题1.CDBCA A二、填空题1. 8086的数据总线为16 位，地址总线为20 位，时钟频率 5 MHz，支持1M 容量主存空间。
2. 计算机的运算和控制核心称为处理器，英文为Processor/CPU ，微型计算机中的处理器常采用一块大规模集成电路芯片，称之为微处理器。
3．微型计算机系统可分为三个层次：微处理器、微型计算机、微型计算机系统。
4. 微型计算机按体积的大小可分为：台式电脑，英文为Desktop PC ；笔记本电脑，英文为Notebook PC ；平板电脑，英文为Tablet PC ；手持电脑，英文为Handheld PC 。
5. 处理器的性能用字长、时钟频率、集成度等基本的技术参数来衡量。
6. 指令流水是指将完成一条指令的全过程分解为多个子过程，每个子过程于其他子过程并行进行。
7. 软件按照其完成的功能分为系统软件和应用软件。
应用软件是为解决某个具体问题而设计的程序及其文档。
8. 可以把应用软件分为两大类，通用应用软件和专用应用软件。
通用应用软件用于所有的领域及行业，例如：文字处理软件。
专用应用软件用于特定的专业领域及行业。
三、简答题1. 数值协处理器和浮点处理单元是什么关系?答：数值协处理器和浮点处理单元的功能是一样的，用于复杂的数学运算。
不同之处在于数值协处理器是一个独立的芯片，通过总线与微处理器（或主处理器）相连，用于80386及以前低档CPU的微机系统。
而浮点处理单元是主处理器芯片的一个功能单元，从80486开始数值协处理器的功能被集成在CPU内部了。
2. 总线信号分成哪三组信号?答：数据总线、地址总线、控制总线。
3.在计算机技术中，人工智能包括哪些内容？答：包括虚拟现实、知识系统和机器人。
4. Cache是什么意思?答：Cache指的是高速缓冲存储器5. ROM BIOS是什么?答：位于只读存储器ROM中的基本输入输出系统6. 中断是什么?中断（Interrupt）是由于外部或内部的中断事件发生，微处理器暂时停止正在执行的程序，转向事先安排好的中断服务子程序，当中断服务程序执行完毕后返回被中断的程序继续执行的过程。
微型计算机原理及应用课后习题答案
微型计算机原理及应⽤课后习题答案李伯成《微机原理》习题第⼀章本章作业参考书⽬：①薛钧义主编《微型计算机原理与应⽤——Intel 80X86系列》机械⼯业出版社 2002年2⽉第⼀版②陆⼀倩编《微型计算机原理及其应⽤（⼗六位微型机）》哈尔滨⼯业⼤学出版社 1994年8⽉第四版③王永⼭等编《微型计算机原理与应⽤》西安电⼦科技⼤学出版社 2000年9⽉1.1将下列⼆进制数转换成⼗进制数：X=10010110B=1*27+0*26+0*25+1*24+0*23+1*22+1*21 +0*21=128D+0D+0D+16D+0D+0D+4D+2D=150DX=101101100B=1*28+0*27+1*26+1*25+0*24+1*23+1*22+ 0*21+0*20=256D+0D+64D+32D+0D+16D+4D+0D=364DX=1101101B=1*26+1*25+0*24+1*23+1*22+0*21 +1*20=64D+32D+0D+8D+4D+0D+1D=109D1.2 将下列⼆进制⼩数转换成⼗进制数：（1） X=0.00111B=0*2-1+0*2-2+1*2-3+1*2-4+1*2-5=0D+0D+0.125D+0.0625D+0.03125D=0.21875D(2) X=0.11011B=1*2-1+1*2-2+0*2-3+1*2-4+1*2-5=0.5D+0.25D+0D+0.0625D+0.03125D=0.84375D(3) X=0.101101B=1*2-1+0*2-2+1*2-3+1*2-4+0*2-5+1*2-6=0.5D+0D+0.125D+0.0625D+0D+0.015625D=0.703125D1.3 将下列⼗进制整数转换成⼆进制数：（1）X=254D=11111110B（2）X=1039D=10000001111B（3）X=141D=10001101B1.4 将下列⼗进制⼩数转换成⼆进制数：（1） X=0.75D=0.11B(2) X=0.102 D=0.0001101B(3) X=0.6667D=0.101010101B1.5 将下列⼗进制数转换成⼆进制数(1) 100.25D= 0110 0100.01H(2) 680.75D= 0010 1010 1000.11B1.6 将下列⼆进制数转换成⼗进制数(1) X=1001101.1011B =77.6875D(2) X=111010.00101B= 58.15625D1.7 将下列⼆进制数转换成⼋进制数（1） X=101011101B=101‘011‘101B=535Q(2) X=1101111010010B=1‘101‘111‘010‘010B=15722Q(3) X=110B=6Q1.8 将下列⼋进制数转换成⼆进制数：（1） X=760Q=111'110'000B（2） X=32415Q=11'010'100'001'101B1.9 将下列⼆进制数转换成⼗六进制数：X=101 0101 1110 1101B= 5 5 E D HX= 1100110101'1001B= 11 0011 0101 1001B= 3 3 5 9HX= 1000110001B= 10 0011 0001 B= 2 3 1 H1.10 将下列⼗六进制数转换成⼆进制数：X= ABCH= 1010 1011 1100 BX=3A6F.FFH = 0011 1010 0110 1111.1111 1111BX= F1C3.4B =1111 0001 1100 0011 . 0100 1011B1.11 将下列⼆进制数转换成BCD码：(1) X= 1011011.101B= 1'011'011.101B= 91.625d=1001 0001.0110BCD(2) X=1010110.001B= 1‘010‘110.001 =126.1 BCD1.12 将下列⼗进制数转换成BCD码：（1） X=1024D=0001 0000 0010 0100 BCD（2） X=632 = 0110 0011 0010 BCD（3） X= 103 = 0001 0000 0011 BCD1.13 写出下列字符的ASCI I码：A 41H 65D 0100 0001B9 39H 47D* 2AH 42D= 3DH 45D！ 21H 33D1.14 若加上偶校验码，下列字符的ASCII码是什么？字符原码加上偶校验码之后B 42H， 0100 0010B 42H，0100 0010B4 34H， 0011 0100B B4H，1011 0100B7 37H， 0011 0111B B7H，1011 0111B= 3DH，0011 1101B BDH，1011 1101B！ 21H，0010 0001B 21H，0010 0001B3FH 0011 1111B 3FH，0011 1111B1.15 加上奇校验，上⾯的结果如何？字符原码加上奇校验码之后B 42H， 0100 0010B C2H，1100 0010B4 34H， 0011 0100B 34H，0011 0100B7 37H， 0011 0111B 37H，0011 0111B= 3DH，0011 1101B 3DH，0011 1101B！ 21H，0010 0001B A1H，1010 0001B3FH 0011 1111B BFH，1011 1111B1.16 计算下式：（1）[?B‘/2+ABH-11011001B]*0.0101BCD=(42H/2+ABH-D9H)*0.21 BCD = = F3H*0.21 BCD =(-DH) *0.21 BCD= -2.73D(2) 3CH – [(84D)/(16Q)+‘8‘/8D]= 60D-[84D/14D+(56/8)]=60D-[13]D==47D1.17 对下列⼗进制数，⽤⼋位⼆进制数写出其原码、反码和补码：(正数的反码与原码相同，负数的反码除符号位之外其余各位按位取反。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
若READY信号为低电平，则表示存储器或I/O端口没有 准备就绪，CPU可自动插入一个或几个等待周期(在每个等待 周期的开始，同样对READY信号进行检查)，直到READY信 号有效为止。显而易见，等待周期的插入意味着总线周期的 延长， 这是为了保证CPU和慢速的存储器或I/O端口之间传送 数据所必须的。该信号由存储器或I/O端口根据其速度用硬件 电路产生。
6.1 8086 系统总线结构
8086 微处理器采用 40 条引脚的双列直插式封装。 为减少 引脚，采用分时复用的地址/数据总线，因而部分引脚具有两 种功能。 8086 微处理器有两种工作方式：最小方式和最大方式。
最小方式用于由单微处理器组成的小系统，在这种方式中， 由 8086 CPU直接产生小系统所需要的全部控制信号。
6.1.2 最小方式下引脚定义和系统总线结构
当MN/ MX 引脚接+5 V时， CPU处于最小工作方式， 引脚 24~31 这 8 条控制引脚的功能定义如下： 1) INTA (输出) INTA 是处理器发向中断控制器的中断响应信号。 在相邻 的两个总线周期中输出两个负脉冲。 2) ALE(输出) 地址锁存允许信号，高电平有效，当ALE信号有效时， 表示地址线上的地址信息有效。利用它的下降沿把地址信号 和 BHE 信号锁存在 8282 地址锁存器(见图 6.2和图6.3)中。
送数据(高电平)，用于控制双向收发器8286的传送方向。
5) M/ IO (输出，三态)
M/ IO 信号用于区分是访问存储器(高电平)，还是访问
I/O端口(低电平)。
பைடு நூலகம்
6) WR (输出，三态)
写信号，低电平有效。当 WR 有效时，表示CPU正在执 行向存储器或I/O端口的输出操作。
最大方式用于实现多处理器系统，在这种方式中，8086 CPU不直接提供用于存储器或I/O读写的读写命令等控制信号， 而是将当前要执行的传送操作类型编码为 3 个状态位输出，由 总线控制器 8288 对状态信息进行译码产生相应控制信号。其 余控制引脚提供最大方式系统所需的其它信息。这样，两种方 式下部分控制引脚的功能是不同的。
5) RESET(输入)
系统复位信号，高电平有效(至少保持 4 个时钟周期)。 RESET信号有效时，CPU清除IP、DS、ES、SS、标志寄存器 和指令队列为 0 及置CS为 0FFFFH。该信号结束后，CPU从存 储器的 0FFFF0H地址开始读取和执行指令。系统加电或操作 员在键盘上进行“RESET”操作时产生RESET信号。
6) READY(输入)
准备好信号，来自存储器或I/O接口的应答信号，高电平 有效。CPU在T3状态的开始检查READY信号，当READY信号 有效时， 表示存储器或I/O端口准备就绪，将在下一个时钟周 期内将数据置入到数据总线上(输入时)或从数据总线上取走数 据(输出时)，无论是读(输入)还是写(输出)，CPU及其总线控制 逻辑可以在下一个时钟周期后完成总线周期。
2. 控制总线
控制总线有 16 条引脚。其中引脚 24~31 这 8 条引脚在
两种工作方式下定义的功能有所不同，两种工作方式下公用
的 8 条控制引脚有： 1) MN/MX#} (输入) 工作方式控制线。 接+5 V时，CPU处于最小工作方式； 接地时，CPU处于最大工作方式。
2) RD#} (输出，三态) 读信号，低电平有效。RD信号有效时表示CPU正在执行 从存储器或I/O端口输入的操作。 3) NMI(输入) 非可屏蔽中断请求输入信号，上升沿有效。当该引脚输 入一个由低变高的信号时，CPU在执行完现行指令后，立即 进行中断处理。CPU对该中断请求信号的响应不受标志寄存 器中断允许标志位IF状态的影响。 4) INTR(输入) 可屏蔽中断请求输入信号，高电平有效。当INTR为高电 平时，表示外部有中断请求。CPU在每条指令的最后一个时 钟周期对INTR进行测试，以便决定现行指令执行完后是否响 应中断。CPU对可屏蔽中断的响应受中断允许标志位IF状态的 影响。
电路， 两组数据引脚是对称的。A7~A0用于输入，B7~B0用于
输出；也可以反方向传送，即B7~B0用于输入，A7~A0 用于输 出。输出允许引脚 OE 决定是否允许数据通过8286， 发送引 脚T控制数据的流向。
当 OE 为高电平时，8286 在两个方向上都不能传送数 据。 当 OE 为低电平且T为高电平时，A7~A0 为输入；而
第 6 章 微处理器 8086 的总线结构和时序 6.1 8086 系统总线结构 6.2 8086 系统总线时序
返回主目录
第 6 章 微处理器 8086 的总线结构和时序
微处理器的外部结构表现为数量有限的输入输出引脚， 这些引脚构成了微处理器级总线。
微处理器通过微处理器级总线和其它逻辑电路连接组成
在 8086 系统中，由于CPU采用分时复用的地址/数据总线， 而在执行对存储器读写或对I/O设备输入输出的总线周期中，
要求地址信息一直保持有效。
因此总线控制逻辑还必须完成对分时复用的地址/数据总
线中地址信息的锁存，以实现地址总线和数据总线的分离。
CPU和总线控制逻辑中信号的时序是由系统时钟信号控 制的。8086 CPU通过总线对存储器或I/O接口进行一次访问所 需的时间称为一个总线周期， 基本的总线周期包括 4 个时钟 周期。
3) DEN(输出，三态) 数据允许信号， 低电平有效。 当 DEN 信号有效时，表
示CPU准备好接收和发送数据。 如果系统中数据线接有双向
收发器8286(见图 6.2和图 6.4)， 该信号作为 8286 的选通信号。 4) DT/ R (输出，三态)
数据收/发信号，表示CPU是接收数据(低电平)， 还是发
6.2 中 3 片 8282 的数据输入端分别和 8086的AD0~AD15,
A16/S3~A19/S6#, BHE 相连，输出为A0~A1920 条地址线和
BHE 控制线。
3 片8282的STB端与 8086 的地址锁存允许信号ALE相连。 在不用DMA控制器的 8086 单处理器系统中，8282的 OE 引 脚接地。 8282 锁存器输出的地址总线A0~A19称为系统地址 总线。 74LS373 八位锁存器也可实现 8282 的上述功能。
7) TEST (输入) 测试信号，低电平有效。当CPU执行WAIT指令的操作 时，每隔 5 个时钟周期对TEST 输入端进行一次测试， 若为 高电平， 则CPU继续处于等待状态。 直到 TEST 出现低电平
时， CPU才开始执行下一条指令。
8)
BHE /S7(输出， 三态)
它也是一个分时复用引脚。 在总线周期的T1状态输出 ， BHE
据总线上发送地址信息期间， 论是读周期还是写周期，加在
端上的 信号均为高电平(见 6.2 节总线周期时序)，使 8286 DEN 呈高阻状态， 阻止地址信息通过 8286 进入系统数据总线。
只有当CPU撤消地 址/数据总线上的地址信息之后，信
WR 在 8086 最小方式下，M/ IO , RD 和 的组合根据表 6.3 决定传送类型。
图 6.2 给出了一个典型的 8086 最小方式系统的系统总线 结构。图中地址的锁存是通过三态输出的 8 位数据锁存器Intel
8282 完成的。8282 锁存器的引脚图和内部逻辑如图 6.3 所示。
在总线周期其它Ｔ状态，输出状态信息． S6始终为低电平． S5是标志存器(即PSW)的中断允许标志位IF的当前状态； S4和S3用来指示当前正在使用的段寄存器，如表 6.1 所示。
为了使地址信息在总线周期的其它T状态仍保持有效，
总线控制逻辑必须有一个地址锁存器，把T1状态输出的20 位 地址进行锁存。
6.1.1 两种工作方式公用引脚定义
引脚构成了微处理器级总线，引脚功能也就是微处理器级
总线的功能。
在 8086 CPU的 40 条引脚中，
引脚1 和引脚 20(GND)为接地端； 引脚 40(VCC)为电源输入端，采用的电源电压为+5 V±10%； 引脚 19(CLK)为时钟信号输入端。时钟信号占空比为 33%时是 最佳状态。最高频率对 8086 为 5 MHz， 对 8086—2 为 8 MHz， 对 8086—1为 10 MHz。 其余 36 个引脚按其功能来分，属地址/数据总线的有 20 条引
在小型单板机中，AD0~AD15可直接用作数据线。在多数
情况下，一个系统有多个接口，那么在数据线上就需要使用 驱动器和收发器。这样，不仅可以简化对接口的要求，而且
可提高数据线驱动能力和承受电容负载的能力。图 6.2 中的
收发器方框中所用的集成电路是Intel 8286 收发器。8286 收发 器的引脚图和内部逻辑如图 6.4 所示。8286 有 8 路双向缓冲
7) HOLD(输入)
HOLD是系统中其它总线主控设备向CPU请求总线使用权 的总线申请信号，高电平有效。CPU让出总线控制权直到这个 信号撤消后才恢复对总线的控制权。 8) HLDA(输出)
HLDA是CPU对系统中其它总线主控设备请求总线使用权 的应答信号，高电平有效。当CPU让出总线使用权时，就发出 这个信号，并使微处理器所有具有三态的引脚处于高阻状态， 与外部隔离。
脚，属控制总线的有 16 条引脚。 具体定义分述如下。
1. 地址/数据总线 8086 CPU有 20 条地址总线，16 条数据总线。为减少引
脚，采用分时复用方式，共占 20 条引脚。
AD15~AD0(输入/输出，三态)为分时复用地址/数据总线。
当执行对存储器读写或在I/O端口输入输出操作的总线周期的T
在总线周期的其它T状态输出S7。S7指示状态，目前还没有定
义。 BHE信号低电平有效。 BHE 有效表示使用高 8 位数据线AD15}~AD8；否则只使用 低 8 位数据线AD7~AD0。 BHE和地址总线的A0状态组合在一起 表示的功能如表 6.2 所示。同地址信号一样， BHE 信号也需要 进行锁存。