双口RAM应用

当左端口要使用双口 RAM 时，它先写 0 到标示锁存器，然后读标志锁存器的状态，若读到的值为 1，表明右端口正在使用双口 RAM 的相同单元。此时，左端口要么循环检查标志锁存器的状态，直到右 端口结束使用，再对双口 RAM 存取；要么撤消请求，即写 1 到标志锁存器，转去执行其它操作。同 理，若右端口使用双口 RAM 时，也按上述步骤进行。IDT7026 为了避免出现左右端口同时向标志锁存 器写入 0 而出现的错误，标志锁存器采用了如图 3 所示的电路结构。
4 应用
在研制通用雷达半实物仿真系统中，笔者用 TMS320C31 作为主处理器，用高速双口 RAMIDT7026 作为数据传送和数据共享的接口芯片，从而很好地完成了雷达信号的数据采集和处理任务。电路连接如 图 5 所示。
通常，雷达信号处理系统一次要处理几个或十几个重复周期的信号数据。在完成对数据的处理和检 测任务后，相应的数据要送入 PC 机进行适当的处理，并在 PC 机平 面位置显示器和距离显示器的窗口 上进行显示。信号处理系统输出的 数据可先写入双口 RAM。待数据 全部写入 IDT7026 后，系统再向 PC 机发出中断请求，PC 机响应中 断后，在中断服务子程序里把数据 读入内存，此时的双口 RAM 相当 于 PC 机的个 16 位高速并行接 口。
高速双口 RAM IDT7026 的原理和应用
作者：合肥电子工程学院 刘春生 来源：《国外电子元器件》
摘要：IDT7026 是美国 IDT 公司开发研制的高速 16k×16bit 的双口静态 RAM。它 可允许两个端口同时进行高速读写数据，内含主/从控制脚，并具有标识器功能。 文中介绍了 IDT7026 的内部组成、功能及原理，并给出具体的应用电路框图。
SEMR UBR LBR BUSYR
标志控制端 高 8 位存储单元选择端 低 8 位存储单元选择端 忙信号标志端 主或从存储器选择端 电源 地
பைடு நூலகம்
表 2 标志锁存器的工作状态
操作 无操作 左端写 0 右端写 0 左端写 1 左端写 1 右端写 0 左端写 1 右端写 1 右端写 1 左端写 0 左端写 1
利用 IDT7026 的“BUSY”忙信号标志端可以实现多片 IDT7026 的级联，以扩展存储器位数和容量。 具体级联电路如图 3 所示。当 M/S 端为高电平时，该片 IDT7026 为主存储器，其 BUSY 端为输出。当该 片 IDT7026 为主存储器，其 BUSY 端为输出。当 M/S 端为低电平时，该片 IDT7026 为从存储器，其 BUSY 端为输入。
关键词：双口 RAM 高速并行接口 信号处理
1 概述 在高速数据采集和处理系统中，随着采样数据量的增大及信息处理任务的增加，对数据传送的要求
也越来越高。在系统或模块间如果没有能够高速传送数据的接口，则在数据传送时极易造成瓶颈堵塞现 象，从而影响整个系统对数据的处理能力。所以，高速并行数据接口的研制在信息处理系统中占有非常 重要的地位。利用高性能双口 RAM 能够方便地构成各种工作方式的高速数据传送接口，不管是在并行 处理网络中的数据共享，还是在流水方式中的高速数据传送中，高性能双口 RAM 都发挥着重要作用， 从而保证数据通路的畅通。
表 1 IDT7026 的管脚功能表
左端口 CEL R/WL OEL
A0L-A13L I/O0L-I/O15L
右端口 CER R/WR OER
A0R-A13R I/O0R-I/O15R
功能 片选信号端 读写信号端 输出控制端 地址线 数据输入输出端
SEML UBL LBL BUSYL
M/S Vcc GND
IDT7026 是美国 IDT 公司开发研制的高速 16k×16bits 的双口静态 RAM。它是真正的双口 RAM，允许 两个（左、右）端口同时读写数据，每个端口具有自己独立的控制信号线、地址线和数据线。可高速存 取数据，最快存取时间为 15ns，可与大多数高速处理器配合使用，而无需插入等待状态。它具有 Master/slave 控制脚，可方便地扩展存储容量和数据位宽。IDT7026 除具有双端口存取功能外，还具有标 识器功能，在数据传送时可构成多种接口形式。 2 IDT 及管脚功能组成及管脚功能
左端读出 1 0 0 1 1 0 1 1 1 0 1
左端口 D0～D15 1 0 1 1 1 0 1 1 0 1 1
右端读出 1 1 1 0 0 1 1 0 1 1 1
右端口 D0～D15 1 1 1 0 0 1 1 0 1 1 1
状态 标志器空 左端获得使用权 无变化 右端获得使用权 无变化 左端获得使用权 标志器空 右端获得使用权 标志器空 左端获得使用权 标志器空
IDT7026 的内部功能框图如图 1 所示。
IDT7026 的管脚分布如图 2 所示。各管脚的功能见表 1 所列。 3 工作原理 3.1 双端口数据存取工作原理
IDT7026 的核心部分是用于数据存储的存储器阵列，可为左右两个端口所共用。这样，位于两个端 口的左右处理单元就可共享一个存储器。当两个端口对双口 RAM 存取时，存在以下 4 种情况：
（1）两个端口不同时对同一地址单元存取数据； （2）两个端口同时对同一地址单元读出数据； （3）两个端口同时对一地址单元写入数据；
（4）两个端口同时同一地址单 元，一个写入数据，另一个读出数 据。
在第一、第二种情况时，两个 端口的存取不会出现错误，第三种情 况会出现写入错误，第四种情况会出 现读出错误。为避免第三、四种错误 情况的出现，IDT7026 芯片设计有硬 件“BUSY”功能输出，其工作原理如 下：当左右端口不对同一地址单元存 取时，BUSY R=H，BUSY L=H，可 正常存储。当左右端口对同一地址单 元存储时，有一个端口的 BUSY=L，禁止数据的存取。此时，两个端口中，哪个存取诸求信号出现在 前，则其对应的 BUSY=H，允许存取；哪个存取请求信号出现在后，则其对应的 BUSY 求信号出现在 后，则其对应的 BUSY=L，禁止其写入数据。需要注意的是，两端口间的存取请求信号出现时间要相差 在 5ns 以上，否则仲裁逻辑无法判定哪一个端口的存取请求信号在前；在无法判定哪个端口先出现存取 请求信号时，控制线 BUSY L 和 BUSY R 只有一个为低电平，不会同时为低电平。这样，就能保证一个 对应于 BUSY=H 的端口能进行正常存取，对庆于 BUSY=L 的端口不存取，从而避免双端口存取出现错 误。
若两端口同时写入 0，仲裁逻辑电路只使得其中一个为 0，另一个为 1。标志器输出状态只能有一个 为 0，即共享存储器在某一时刻只能为其中一边的端口所使用。需要注意的是：使用标志锁存器传送数 据时，当某个端口完成对双口 RAM 的存取，或存取制造后，一定要再给标志锁存器写 1，否则双口 RAM 将一直被占用，另一端口无法对双口 RAM 进行存取。另外，对标志锁存器应“先写后读”，不要 “先读后写”，以避免出现争夺系统总线的现象。因为标志锁存器有 8 个，它最多可以把双口 RAM 划分 成 8 块，每块存储器的容量由用户任意设定。例如，可将容量均分为 4 块，每块有 2k×16bits 位的容量， 当左端口送数时，它先写 0 到标志器 0，若读取的状态值为 1，则说明第 1 个 2k 双口 RAM 正被右端口 使用；其可再写 0 到标志器 1，若读取的状态值为 0，则第 2 个双口 RAM 处于未被使用的空闲状态，左 端口可把其数据写入。若读取的状态值仍为 1，则可继续查询第 3、第 4 个 2k 双口 RAM，直至把数据写 入，图 4 为 IDT7026 的标志锁存器示意图。
3.2 标识器的工作原理
利用双口 RAM 的“BUSY”信号线，虽然可以保证左右两个端口能可靠地完成数据的传送，但当两个 端口对同一地址单元同时存取数据时，其中一个端噪口处于等待状态。对于高速接口电路来说，插入等 待状态会降低其数据通过率，这在某些情况下是不能接受的。IDT7026 提供有标识器电路，可把一个端 口使用双口 RAM 的状态传送到另一个端口。通过标识器电路传送数据，可实现数据的高速无等待状态 的传送。IDT7026 标识器电路实际上是 8 个锁存器，且与双口 RAM 相独立，用作 两个端口间的标志传送，以表明共享的 双口 RAM 是否在使用。在标识器工作模 式，控制脚 SEM 用作 8 个标志锁存器的 “片选”信号，地址线 A2～A0 用于 8 个标 志锁存器的寻址，数据线 D0 用作标志锁 存器状态的写入和读出，其工作状态见 表 2。