中大2016计组单周期CPU实验报告报告
CPU大作业实验报告
实验目的1．深入理解基本模型计算机的功能、组成知识；2．深入学习计算机各类典型指令的执行流程；3．学习硬布线控制器的设计过程和相关技术；4．在掌握部件单元电路实验的基础上，进一步将单元电路组成系统，构造一台基本模型计算机；5．定义20条MIPS指令集的典型指令，并编写相应的汇编程序，能在模型机上调试，掌握计算机整机概念；6．通过熟悉较完整的计算机的设计，全面了解并掌握硬布线控制方式计算机的设计方法，真正理解利用软件进行硬件设计的方法和技巧。
实验原理在部件实验过程中，各部件单元的控制信号是人为模拟产生的，而本实验将能在硬布线控制下自动产生各部件单元控制信号，实现特定的功能。
实验选择了MIPS体系结构中比较典型的指令，使用QuartusII软件工具，通过原理图以及VHDL语言设计CPU的逻辑电路来实现这些指令。
另外还用MIPS汇编语言编写了用于CPU测试的简单程序，对所设计的CPU逻辑电路进行功能仿真模拟，以验证CPU逻辑电路的正确性。
实验涉及到的R指令有ADD、SUB、AND、OR、XOR、SLL、SRL、SRA、JR；I 指令有ADDI、ANDI、ORI、XORI、LW、SW、BEQ、BNE、LUI；J指令有J、JAL。
指令格式如下图所示。
单周期CPU的逻辑电路图跳转指令寄存器指定是从32位的寄存器堆中选择出一个32位的寄存器用于读或写数据。
由于JAL指令要把分支延迟槽下一条指令的指令地址保存在寄存器31号中，故需要设置一个控制信号CALL，当CALL=1时，选择31号寄存器，为JAL跳转指令提供寄存器，当CALL=0时，从32位的寄存器堆中根据地址选择出一个32位的寄存器用于读或写数据。
它的真值表如表9-1所示，电路符号如图9-1所示。
表9-1 跳转指令寄存器指定的真值表CALL 1 0输入REGN[4..0] X REGN[4..0]输出WN[4..0] 11111 REGN[4..0]原理图设计跳转指令寄存器指定元件图5-10-2跳转指令寄存器指定电路符号由描述和真值表创建跳转指令寄存器指定的原理图，如图5-10-2所示：图5-10-1跳转指令寄存器指定的原理图VHDL设计跳转指令寄存器指定元件由于VHDL语法的多样性和灵活性。
单周期CPU设计实验报告
单周期CPU设计实验报告一、引言计算机是现代信息社会必不可少的工具，而CPU作为计算机的核心部件，承担着执行指令、进行运算和控制系统资源的任务。
随着科技的进步和计算能力的需求，CPU的设计也趋于复杂和高效。
本次实验旨在设计一种单周期CPU，探究其设计原理和实现过程，并通过实验验证其正确性和性能。
二、理论基础1.单周期CPU概述单周期CPU即每个时钟周期内只完成一条指令的处理，它包括指令取址阶段（IF）、指令译码阶段（ID）、执行阶段（EX）、访存阶段（MEM）和写回阶段（WB）等多个阶段。
每条指令都顺序地在这些阶段中执行，而不同的指令所需的时钟周期可能不同。
2.控制信号单周期CPU需要根据不同的指令类型产生不同的控制信号来控制各个阶段的工作。
常见的控制信号包括时钟信号（clk）、使能信号（En）、写使能信号（WE）和数据选择信号（MUX）等。
这些信号的产生需要通过译码器、控制逻辑电路和时序逻辑电路等来实现。
三、实验设计本次实验采用的单周期CPU包括以下五个阶段：指令取址阶段、指令译码阶段、执行阶段、访存阶段和写回阶段。
每个阶段的具体操作如下：1.指令取址阶段（IF）在IF阶段，通过计数器实现程序计数器（PC）的自增功能，并从存储器中读取指令存储地址所对应的指令码。
同时，设置PC使能信号，使其可以更新到下一个地址。
2.指令译码阶段（ID）在ID阶段，对从存储器中读取的指令码进行解码，确定指令的操作类型和操作数。
同时，根据操作类型产生相应的控制信号，如使能信号、写使能信号和数据选择信号等。
3.执行阶段（EX）在EX阶段，根据ID阶段产生的控制信号和操作数，进行相应的算术逻辑运算。
这里可以包括加法器、乘法器、逻辑运算器等。
4.访存阶段（MEM）在MEM阶段，根据EX阶段的结果，进行数据存储器的读写操作。
同时，将读取的数据传递给下一个阶段。
5.写回阶段（WB）在WB阶段，根据MEM阶段的结果，将数据传递给寄存器文件，并将其写入指定的寄存器。
单周期CPU设计总结
单周期CPU设计总结单周期CPU⼀、设计思路1、CPU的意义CPU是计算机的核⼼，因为它是计算机指令的处理单元。
计算机体系结构包含两个⽅⾯，⼀个⽅⾯是指令集，⼀个⽅⾯是硬件实现。
指令集是计算机被定义拥有的执⾏指令，计算机通过⽀持指令集的运⾏，来完成计算⼯作并为程序员编程服务。
硬件实现则是具体的硬件去实现指令集，这个硬件实现的核⼼就是CPU的设计。
这⾥写的CPU的设计是32位机器的CPU，指令和数据均为32位。
⽀持指令为简化mips指令集。
2、CPU的设计CPU的设计包含数据通路的设计和控制器的设计。
数据通路是执⾏指令必须的硬件（ALU、IM、DM、GRF等），控制器则是根据指令产⽣相应控制信号，来控制相应硬件以⽀持多条指令。
数据通路设计CPU的功能是⽀持指令集，因此硬件设计是为了执⾏指令。
设计CPU的结构的⽅法：先选择⼀条需要经过最多硬件的指令，来为它构建数据通路。
再依据其他指令在已有数据通路上添加硬件或线路，直到数据通路⽀持所有指令。
控制器设计在已有的数据通路基础上，针对每⼀条指令，列出其所需要的控制信号，每⼀组控制信号对应⼀种指令的全部执⾏。
将指令相应字段和部分计算结果作为控制器的输⼊，控制信号作为输出，依据上述映射关系（真值表）设计控制器。
⼆、实际操作0、设计说明CPU架构的设计是没有很多约束的，基本要求就是能够⽀持指令集，基于不同的考量可以有不同的设计。
举例来说：对于beq指令是否跳转的判断，可以借⽤ALU的减法计算，也可以直接增设CMP⽐较器得出，两种⽅式都可以，因为功能正确。
为了提⾼吞吐量，或者为了节省成本，会选择⼀些特别的设计，这⼀点在流⽔线CPU 的设计上可以明显地看出。
CPU具体设计的⽅法是我下⾯进⾏的⼏步：列出所需指令，写出功能模块，连接模块，构造控制器，全部连接起来。
这些表格对最终代码实现⼗分重要，因为代码量较⼤，先从表格检查起，再依据表格写码可以减少bug。
1、⽀持指令列出⽀持指令并将其分类：str ld cal_r cal_i lui b_type j jr jal jalr shamtsw lw addu ori beq sllsubu slti sraslt addiu srlsllvsravsrlv2、功能模块先按照lw指令列出所需功能模块（lw经过模块最多），再依次检查现有模块是否⽀持其余指令，若不能⽀持，则添加相应模块。
cpu的实验报告
cpu的实验报告CPU的实验报告引言：计算机是现代社会不可或缺的工具，而CPU（Central Processing Unit）则是计算机的核心部件之一。
CPU负责执行计算机指令，处理数据和控制计算机的各种操作。
本文将对CPU进行实验，并对实验结果进行分析和总结，以便更好地理解和掌握CPU的工作原理。
一、实验目的本次实验的目的是通过对CPU的实验，深入了解CPU的结构和工作原理，掌握CPU的运行过程和性能评估方法。
二、实验过程1. CPU的结构CPU主要由控制单元和算术逻辑单元组成。
控制单元负责解析和执行指令，算术逻辑单元负责进行算术和逻辑运算。
实验中，我们对CPU的各个部件进行了详细的分析和研究。
2. CPU的指令执行过程CPU的指令执行过程包括取指、译码、执行和写回四个阶段。
在实验中，我们通过模拟CPU的指令执行过程，对每个阶段进行了详细的观察和记录，并分析了每个阶段的作用和影响因素。
3. CPU的性能评估为了评估CPU的性能，我们进行了一系列的实验。
通过改变CPU的主频、缓存大小和指令集等因素，观察CPU的运行速度和效率，并进行性能比较和分析。
实验结果表明，这些因素对CPU的性能有着重要的影响。
三、实验结果与分析1. CPU的结构分析通过对CPU的结构进行分析，我们发现控制单元和算术逻辑单元之间的协作非常重要。
控制单元负责解析和执行指令，而算术逻辑单元负责进行计算和逻辑运算。
两者之间的紧密配合使得CPU能够高效地运行。
2. 指令执行过程分析通过对CPU的指令执行过程进行分析，我们发现每个阶段都有其特定的作用。
取指阶段负责从内存中读取指令，译码阶段负责解析指令，执行阶段负责执行指令，写回阶段负责将结果写回内存。
每个阶段的效率和性能都对CPU的整体运行速度有着重要的影响。
3. 性能评估结果通过对CPU的性能评估实验，我们发现主频、缓存大小和指令集等因素对CPU 的性能有着重要的影响。
提高主频可以加快CPU的运行速度，增加缓存大小可以提高数据读取和存储的效率，而优化指令集可以提高CPU的指令执行效率。
计算机组成原理实验报告1-单周期
计算机组成原理实验报告1-单周期计算机组成原理实验报告单周期处理器开发Q:64⽂档⽬录：1、功能设计说明2、模块化和层次化设计说明3、具体模块定义4、测试代码及结果5、实验完成时间安排6、⼼得体会1、功能设计说明1.完成的指令集:a) add，sub，and，or，slt，lw，sw，beq 和J 指令。
b) 不⽀持溢出。
2. 处理器为单周期设计。
3. 功能模块统⼀采⽤书上201页的图4-24设计，信号控制采⽤书上的193页图4-12和200页图4-22的真值表进⾏化简。
2、模块化和层次化设计说明3、具体模块定义数据通路：1）PC模块定义：(1) 基本描述PC 主要功能是完成输出当前指令地址。
复位后，PC指向0x0000_0000，此处为第⼀条指令的地址。
(2) 模块接⼝（3）功能定义2）NPC模块定义：(1) 基本描述NPC 主要功能是根据当前指令是否为beq指令，输出下⼀条指令的地址。
该模块调⽤了MUX模块。
(2) 模块接⼝（3）功能定义实现加、减、与、或、⼩于则赋1五种计算。
(2) 模块接⼝（3）功能定义4）MUX模块定义：(1) 基本描述实现32位和5位⼆选⼀数据选择器(2) 模块接⼝（3）功能定义5）EXT模块定义：(1) 基本描述将输⼊的16位地址按符号位扩展为32位。
(2) 模块接⼝（3）功能定义6）regfile模块定义：(1) 基本描述根据输⼊的两个寄存器地址，输出相应寄存器的值，根据寄存器写信号和寄存器地址，将输⼊的数据选择写⼊寄存器。
(2) 模块接⼝（3）功能定义7）im_4k模块定义：(1) 基本描述指令内存⼤⼩为4K，初始化从载⼊指令。
根据输⼊的指令地址，输出当前位置存储的指令。
(2) 模块接⼝（3）功能定义“数据内存”⼤⼩为4K，根据输⼊的地址读出“数据内存”中的数据，并根据数据写信号，将输⼊的数据选择写⼊“数据内存”中。
(2) 模块接⼝（3）功能定义9）Jump模块定义:(1) 基本描述将输⼊的低26位指令左移两位，⾼四位加上pc+4的⾼4位，组成32位地址输出。
计算机组成原理实验报告1-单周期
计算机组成原理实验报告单周期处理器开发Q:10649503642015.05.12文档目录：1、功能设计说明2、模块化和层次化设计说明3、具体模块定义4、测试代码及结果5、实验完成时间安排6、心得体会1、功能设计说明1.完成的指令集:a) add，sub，and，or，slt，lw，sw，beq 和J 指令。
b) 不支持溢出。
2. 处理器为单周期设计。
3. 功能模块统一采用书上201页的图4-24设计，信号控制采用书上的193页图4-12和200页图4-22的真值表进行化简。
2、模块化和层次化设计说明3、具体模块定义数据通路：1）PC模块定义：(1) 基本描述PC 主要功能是完成输出当前指令地址。
复位后，PC指向0x0000_0000，此处为第一条指令的地址。
(2) 模块接口（3）功能定义2）NPC模块定义：(1) 基本描述NPC 主要功能是根据当前指令是否为beq指令，输出下一条指令的地址。
该模块调用了MUX模块。
(2) 模块接口（3）功能定义3）ALU模块定义：(1) 基本描述实现加、减、与、或、小于则赋1五种计算。
(2) 模块接口（3）功能定义4）MUX模块定义：(1) 基本描述实现32位和5位二选一数据选择器(2) 模块接口（3）功能定义5）EXT模块定义：(1) 基本描述将输入的16位地址按符号位扩展为32位。
(2) 模块接口（3）功能定义6）regfile模块定义：(1) 基本描述根据输入的两个寄存器地址，输出相应寄存器的值，根据寄存器写信号和寄存器地址，将输入的数据选择写入寄存器。
(2) 模块接口（3）功能定义7）im_4k模块定义：(1) 基本描述指令内存大小为4K，初始化从code.txt载入指令。
根据输入的指令地址，输出当前位置存储的指令。
(2) 模块接口（3）功能定义8）dm_4k模块定义：(1) 基本描述“数据内存”大小为4K，根据输入的地址读出“数据内存”中的数据，并根据数据写信号，将输入的数据选择写入“数据内存”中。
MIPS单周期CPU实验报告
MIPS单周期CPU实验报告一、实验目的本实验旨在设计一个基于MIPS指令集架构的单周期CPU，具体包括CPU的指令集设计、流水线的划分与控制信号设计等。
通过本实验，可以深入理解计算机组成原理中的CPU设计原理，加深对计算机体系结构的理解。
二、实验原理MIPS（Microprocessor without Interlocked Pipeline Stages）是一种精简指令集（RISC）架构的处理器设计，大大简化了指令系统的复杂性，有利于提高执行效率。
MIPS指令集由R、I、J三种格式的指令组成，主要包括算术逻辑运算指令、存储器访问指令、分支跳转指令等。
在单周期CPU设计中，每个指令的执行时间相同，每个时钟周期只执行一个指令。
单周期CPU的主要部件包括指令内存（IM）、数据存储器（DM）、寄存器文件（RF）、运算单元（ALU）、控制器等。
指令执行过程主要分为取指、译码、执行、访存、写回等阶段。
三、实验步骤1.设计CPU指令集：根据MIPS指令集的格式和功能，设计符合需求的指令集，包括算术逻辑运算指令、存储器访问指令、分支跳转指令等。
2.划分CPU流水线：将CPU的执行过程划分为取指、译码、执行、访存、写回等阶段，确定每个阶段的功能和控制信号。
3.设计控制器：根据CPU的流水线划分和指令集设计，设计控制器实现各个阶段的控制信号生成和时序控制。
4.集成测试：进行集成测试，验证CPU的指令执行功能和正确性，调试并优化设计。
5.性能评估：通过性能评估指标，如CPI（平均时钟周期数）、吞吐量等，评估CPU的性能优劣，进一步优化设计。
四、实验结果在实验中，成功设计了一个基于MIPS指令集架构的单周期CPU。
通过集成测试，验证了CPU的指令执行功能和正确性，实现了取指、译码、执行、访存、写回等阶段的正常工作。
同时，通过性能评估指标的测量，得到了CPU的性能参数，如CPI、吞吐量等。
通过性能评估，发现了CPU的性能瓶颈，并进行了相应的优化，提高了CPU的性能表现。
cpu设计实验报告
cpu设计实验报告CPU设计实验报告1. 引言计算机是现代社会不可或缺的工具，而中央处理器（CPU）则是计算机的核心组件之一。
本实验旨在设计和实现一个简单的CPU，以加深对计算机组成原理的理解，并通过实践掌握CPU的基本工作原理。
2. CPU设计概述我们的CPU设计基于冯·诺依曼结构，包括指令寄存器（IR）、程序计数器（PC）、算术逻辑单元（ALU）和寄存器文件等关键组件。
CPU的指令集采用RISC（精简指令集计算机）风格，指令长度为32位。
3. 指令集设计我们设计了一套简单的指令集，包括算术运算指令（加法、减法、乘法、除法）、逻辑运算指令（与、或、非）以及数据传输指令（加载、存储）。
指令的格式包括操作码、源操作数和目标操作数。
4. 寄存器文件设计寄存器文件是CPU中用于存储数据的重要组件。
我们设计了一个包含8个通用寄存器的寄存器文件，每个寄存器的宽度为32位。
通过寄存器文件，CPU能够高效地进行数据的读取和存储。
5. 控制单元设计控制单元是CPU中的重要模块，负责解析指令并控制各个组件的操作。
我们设计了一个简单的控制单元，使用有限状态机（FSM）来实现指令的解析和控制信号的生成。
控制单元根据指令的操作码，决定对应的操作，并将操作所需的控制信号发送给其他组件。
6. 数据通路设计数据通路是CPU中各个组件之间的数据传输路径。
我们设计了一个简单的数据通路，包括指令寄存器、程序计数器、寄存器文件、算术逻辑单元等。
数据通路能够将指令中的操作数从寄存器文件中读取出来，并将运算结果写回到寄存器文件。
7. CPU实现与验证我们使用硬件描述语言（HDL）对CPU进行实现，并通过仿真和测试验证其正确性。
通过编写测试程序，我们能够对CPU的各个指令进行测试，并检查其运行结果是否符合预期。
8. 结果与分析经过测试，我们的CPU能够正确执行设计的指令集，并产生正确的运算结果。
通过性能测试，我们还评估了CPU的运行速度和效率，并与其他现有的CPU进行了比较。
CPU实验报告范文
CPU实验报告范文一、实验目的本次实验的目的是设计和实现一个简单的中央处理器（CPU），通过实践掌握CPU的基本工作原理和实现方法。
二、实验原理1.CPU的基本概念中央处理器（CPU）是计算机的核心部件，负责执行计算机指令和控制计算机的操作。
它由运算器、控制器和寄存器组成。
运算器负责执行算术和逻辑运算，包括加法、减法、乘法、除法等。
控制器负责指挥CPU的工作，通过控制总线实现对内存和其他外部设备的访问。
寄存器是CPU内部的存储器，用于暂时存放指令、数据和中间结果。
2.CPU的实现方法CPU的实现采用组合逻辑电路和时序逻辑电路相结合的方法。
组合逻辑电路是由逻辑门构成的电路，它的输入只依赖于当前时刻的输入信号，输出也只与当前时刻的输入信号有关。
而时序逻辑电路则包含存储元件，其输出不仅与当前时刻的输入信号有关，还与之前的输入信号有关。
CPU的实现过程主要包括以下步骤：（1）设计指令集：确定CPU支持的指令集，包括指令的格式和操作码。
（2）设计控制器：根据指令集设计控制器，确定各个指令的执行过程和控制信号。
（3）设计运算器：根据指令集设计运算器，确定支持的算术和逻辑运算。
（4）设计寄存器：确定需要的寄存器数量和位数，设计寄存器的输入输出和工作方式。
3.实验环境和工具本次实验使用的环境和工具如下：（1）硬件环境：计算机、开发板、示波器等。
（2）软件环境：Win10操作系统、Vivado开发工具等。
三、实验步骤1.设计指令集根据实验要求，我们设计了一个简单的指令集，包括加法、减法、逻辑与、逻辑或和移位指令。
每个指令有特定的操作码和操作数。
2.设计控制器根据指令集设计了一个控制器。
控制器根据指令的操作码产生相应的控制信号，控制CPU内部寄存器、运算器和总线的操作。
3.设计运算器根据指令集设计了一个运算器。
运算器包括加法器、减法器、与门和或门等。
它通过输入的操作数和控制信号完成相应的运算操作。
4.设计寄存器根据实验需求确定了所需的寄存器数量和位数。
中山大学计算机组成原理实验 单周期CPU设计
《计算机组成原理实验》实验报告（实验三）学院名称：数据科学与计算机学院专业（班级）：学生姓名：学号：时间：2019 年11 月8 日成绩:实验三：单周期CPU设计与实现一.实验目的(1) 掌握单周期CPU数据通路图的构成、原理及其设计方法；(2) 掌握单周期CPU的实现方法，代码实现方法；(3) 认识和掌握指令与CPU的关系；(4) 掌握测试单周期CPU的方法。
二.实验内容设计一个单周期CPU，该CPU至少能实现以下指令功能操作。
指令与格式如下：==> 算术运算指令加“加”运算。
加“加”运算。
==> 逻辑运算指令加“与”运算。
功能：GPR[rt] ←GPR[rs] or zero_extend(immediate)。
==>移位指令==>比较指令==> 存储器读/写指令==> 分支指令else pc ←pc + 4特别说明：offset是从PC+4地址开始和转移到的指令之间指令条数。
offset符号扩展之后左移2位再相加。
为什么要左移2位？由于跳转到的指令地址肯定是4的倍数（每条指令占4个字节），最低两位是“00”，因此将offset放进指令码中的时候，是右移了2位的，也就是以上说的“指令之间指令条数”。
else pc ←pc + 4（16）bltz rs, offsetelse pc ←pc + 4。
==>跳转指令（17）j addr说明：由于MIPS32的指令代码长度占4个字节，所以指令地址二进制数最低2位均为0，将指令地址放进指令代码中时，可省掉！这样，除了最高6位操作码外，还有26位可用于存放地址，事实上，可存放28位地址，剩下最高4位由pc+4最高4位拼接上。
==> 停机指令功能：停机；不改变PC的值，PC保持不变。
三.实验原理单周期CPU指的是一条指令的执行在一个时钟周期内完成，然后开始下一条指令的执行，即一条指令用一个时钟周期完成。
电平从低到高变化的瞬间称为时钟上升沿，两个相邻时钟上升沿之间的时间间隔称为一个时钟周期。
CPU计算机组成原理实验报告
CPU计算机组成原理实验报告实验名称：CPU计算机组成原理实验一、实验目的：1.了解计算机硬件的基本组成原理，特别是CPU的工作原理；2.掌握计算机的组装和调试技能；3.熟悉计算机操作系统的安装和配置方法；4.学习使用计算机进行基本的应用程序开发。
二、实验设备和材料：1.CPU主机：包括主板、CPU、内存、硬盘等；2.显示设备：显示器、键盘、鼠标等；3.软件：操作系统、开发工具等。
三、实验步骤：1.将主板、CPU、内存、硬盘等硬件组件组装到主机箱中，连接电源、显示器、键盘、鼠标等外设；2.打开电源，按照BIOS界面提示进行主板和硬件设置；3.插入操作系统安装光盘，根据安装界面提示进行操作系统的安装；4.安装完成后，进入操作系统，根据提示进行相应驱动程序的安装和配置；5.打开开发工具，进行编程实践。
四、实验结果与分析：通过以上步骤，成功组装了一台计算机并安装了操作系统。
在操作系统中，能够正常运行各种应用程序，并且能够进行编程开发。
通过实验，可以清楚地了解到计算机硬件的组成原理，特别是CPU的工作原理。
CPU 作为计算机的核心部件，负责指令的执行和数据的处理。
通过对CPU的组装和调试，可以更深入地了解其工作原理和操作方法。
五、实验心得与体会：通过实验，我对计算机硬件的组装和设置有了更深入的理解。
计算机硬件的组成非常复杂，需要我们仔细阅读说明书，按照步骤进行操作。
在实验过程中，我们学会了解决一些常见的硬件问题，如硬件不兼容、连接错误等。
此外，操作系统的安装和配置也是非常重要的一步，只有正确地安装和配置操作系统，才能保证计算机的正常运行。
通过这个实验，我不仅学到了理论知识，还锻炼了实际操作的能力。
计算机的组装和调试需要我们仔细、耐心地进行，一丝不苟地对待每一步操作。
只有掌握了计算机组成原理，才能更好地理解和应用计算机技术。
通过实验，我深刻地认识到计算机是一台高度复杂的机器，它可以帮助我们解决各种问题，提高工作效率。
cpu实训报告的总结
cpu实训报告的总结
CPU实训报告的总结应包括以下内容：
1. 实验目的：说明实训的目标和意义，即要实现的功能或解决的问题。
2. 实验原理：介绍CPU的基本结构和工作原理，包括数据通路和控制器的组成，以及指令的执行过程。
3. 实验过程：详细描述实际操作过程和所使用的软件或硬件工具，包括实验环境的搭建、所需的材料和设备的准备等。
4. 实验结果：列出实验中的相关数据、图表和实际运行效果，展示实验的完成情况和达到的目标。
5. 实验分析：对实验结果进行分析和解释，并提供相应的性能评估，比较实验结果与预期目标的差异或实验改进的空间。
6. 实验总结：总结实验的收获和体会，说明实训过程中遇到的困难和解决方法，以及自身对CPU工作原理的理解和提升。
7. 实验展望：展望未来可能的进一步工作和改进方向，指出本实训的不足之处和值得改进的地方，提出对CPU实训的改进建议。
总之，CPU实训报告的总结应该简明扼要地总结实验目的、
原理、过程和结果，并结合分析和总结，展望未来的发展方向，提出改进建议。
单周期设计实验报告
一、实验目的1. 了解单周期CPU的基本原理和设计方法。
2. 掌握单周期CPU的数据通路结构及其实现过程。
3. 熟悉单周期CPU的指令集和指令格式。
4. 通过实验验证单周期CPU的功能和性能。
二、实验内容1. 单周期CPU的数据通路结构单周期CPU的数据通路主要由以下几个部分组成：（1）指令寄存器（IR）：存储从内存中取出的指令。
（2）程序计数器（PC）：存储下一条指令的地址。
（3）寄存器文件（RF）：用于存储操作数和中间结果。
（4）算术逻辑单元（ALU）：执行指令中的算术运算和逻辑运算。
（5）数据内存（DM）：存储数据和指令。
（6）控制单元：根据指令操作码生成相应的控制信号。
2. 单周期CPU的指令集和指令格式本实验所采用的指令集包括以下几种：（1）算术运算指令：如加法、减法、乘法、除法等。
（2）逻辑运算指令：如与、或、非等。
（3）数据传输指令：如将寄存器中的数据传送到内存或寄存器中。
（4）跳转指令：改变程序计数器的值，实现程序跳转。
指令格式如下：| 操作码 | 操作数1 | 操作数2 | 目标寄存器 ||--------|--------|--------|------------|| 5位 | 5位 | 5位 | 5位 |3. 单周期CPU的设计与实现（1）硬件设计根据实验要求，设计单周期CPU的硬件结构，包括各个模块的连接和功能实现。
（2）软件设计编写指令译码程序，根据指令操作码生成相应的控制信号，控制各个模块执行指令。
4. 实验验证（1）编译测试程序将测试程序编译成机器码，存入数据内存。
（2）运行测试程序通过程序计数器逐条取出指令，执行指令，观察结果。
（3）分析实验结果根据实验结果，分析单周期CPU的功能和性能。
三、实验结果与分析1. 单周期CPU能够正确执行指令，实现算术运算、逻辑运算、数据传输和跳转等功能。
2. 单周期CPU的数据通路结构简单，指令执行速度快，但资源利用率较低。
3. 实验结果表明，单周期CPU具有较高的性能，但在实际应用中，需要根据具体需求进行优化设计。
MIPS单周期CPU实验报告
MIPS单周期CPU实验报告一、实验目标本次实验的主要目标是设计并实现一个基于MIPS单周期CPU的计算机系统。
具体要求如下：1.能够识别并执行MIPS指令集中的常见指令，包括算术逻辑运算、分支跳转和存取指令等。
2.实现基本的流水线结构，包括指令译码阶段、执行阶段、访存阶段和写回阶段。
3.能够在基本结构的基础上添加异常处理和浮点数运算支持。
二、实验环境三、实验过程1.确定CPU的基本组成部分，包括指令存储器、数据存储器、寄存器、ALU和控制单元等，并进行电路设计。
2.编写MIPS汇编程序，并使用MARS进行仿真调试，验证指令的正确性和计算结果的准确性。
3.将MIPS汇编程序烧录到指令存储器中，并将数据存储器中的初始数据加载进去。
4.运行程序，观察CPU的工作状态，并进行时序仿真，验证CPU设计的正确性。
5.对CPU进行性能测试，包括执行时间、指令吞吐量和时钟周期等指标的测量。
四、实验结果经过实验和测试，我们成功地设计并实现了一个基于MIPS单周期CPU的计算机系统。
该系统能够正确执行MIPS指令集中的常见指令，并支持流水线结构、异常处理和浮点数运算。
1.指令执行的正确性：通过在MARS中进行调试和仿真，我们发现CPU能够正确地执行各种指令，包括算术逻辑运算、分支跳转和存取指令等。
并且，在时序仿真中，CPU的各个组件的信号波形也符合预期。
2.流水线结构的实现：我们根据MIPS指令的特点和处理流程，设计了基本的流水线结构，并在MARS中进行了时序仿真。
仿真结果表明，各个流水线级的操作都能够正确无误地进行，并且能够顺利地在一个时钟周期内完成。
3.异常处理和浮点数运算的支持：通过在MIPS汇编程序中加入异常处理和浮点数运算的指令，我们验证了CPU对这些功能的支持。
在异常处理时，CPU能够正确地转入异常处理程序，并根据异常类型进行相应的处理。
在浮点数运算时，CPU能够正确地进行浮点数的加减乘除等运算，并将结果正确地写回寄存器。
MIPS单周期CPU实验报告
《计算机组成原理实验》实验报告（实验二）学院名称：专业（班级）：学生姓名：学号：时间：2017 年11 月25 日成绩: 实验二：单周期CPU设计与实现一.实验目的(1) 掌握单周期CPU数据通路图的构成、原理及其设计方法；(2) 掌握单周期CPU的实现方法，代码实现方法；(3) 认识和掌握指令与CPU的关系；(4) 掌握测试单周期CPU的方法；(5) 掌握单周期CPU的实现方法。
二.实验内容设计一个单周期的MIPSCPU，使其能实现下列指令：==> 算术运算指令==> 逻辑运算指令功能：rd←rs | rt；逻辑或运算。
==>移位指令==>比较指令==> 存储器读/写指令将rt寄存器的内容保存到rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中。
即读取rs寄存器内容和立即数符号扩展后的数相加作为地址的内存单元中的数，然后保存到rt寄存器中。
==> 分支指令功能：if(rs=rt) pc←pc + 4 + (sign-extend)immediate <<2 else pc ←pc + 4特别说明：immediate是从PC+4地址开始和转移到的指令之间指令条数。
immediate 符号扩展之后左移2位再相加。
为什么要左移2位？由于跳转到的指令地址肯定是4的倍数（每条指令占4个字节），最低两位是“00”，因此将immediate放进指令码中的时候，是右移了2位的，也就是以上说的“指令之间指令条数”。
12特别说明：与beq不同点是，不等时转移，相等时顺序执行。
功能：if(rs>0) pc←pc + 4 + (sign-extend)immediate <<2 else pc ←pc + 4==>跳转指令==> 停机指令三.实验原理1.时间周期：单周期CPU指的是一条指令的执行在一个时钟周期内完成，然后开始下一条指令的执行，即一条指令用一个时钟周期完成。
cpu实验报告
cpu实验报告CPU实验报告引言计算机是现代社会不可或缺的工具，而中央处理器（CPU）则是计算机的核心。
CPU的性能直接影响着计算机的运行速度和效率。
为了深入了解CPU的工作原理和性能评估方法，我们进行了一系列的CPU实验。
本报告将详细介绍我们的实验过程、结果和分析。
实验一：CPU的组成与工作原理在第一个实验中，我们学习了CPU的基本组成和工作原理。
CPU由控制单元（CU）和算术逻辑单元（ALU）组成。
CU负责指令的解码和执行，而ALU则处理算术和逻辑运算。
我们通过拆解一台计算机，观察和研究了CPU的内部结构和连接方式。
我们还学习了指令集架构（ISA）和微指令的概念。
这个实验使我们对CPU的组成和工作原理有了更深入的理解。
实验二：CPU性能评估在第二个实验中，我们重点关注CPU的性能评估。
我们使用了一款性能评估工具，通过运行一系列的测试程序来测量CPU的性能。
我们评估了CPU的时钟频率、缓存大小和指令级并行性对性能的影响。
实验结果表明，时钟频率越高，CPU的运行速度越快。
增加缓存大小可以提高CPU的数据访问效率。
指令级并行性的优化也可以显著提升CPU的性能。
这个实验让我们了解了如何评估和优化CPU的性能。
实验三：CPU的架构设计在第三个实验中，我们设计了一款简单的CPU架构。
我们选择了精简指令集计算机（RISC）架构，因为RISC架构具有指令集简单、执行效率高的特点。
我们设计了CPU的指令集、寄存器组和数据通路，并使用硬件描述语言进行了模拟和验证。
通过这个实验，我们深入了解了CPU的架构设计原理和方法。
实验四：CPU的能耗优化在第四个实验中，我们研究了CPU的能耗优化方法。
我们使用了一款能耗监测工具，测量了CPU在不同负载下的能耗情况。
我们还尝试了一些能耗优化技术，如动态电压频率调整（DVFS）和低功耗模式。
实验结果显示，通过调整电压和频率，可以显著降低CPU的能耗。
低功耗模式也能有效减少CPU的能耗。
单周期CPU设计实验报告
《计算机组成原理与接口技术实验》实验报告学院名称：学生姓名：学号：专业（班级）：合作者：时间：2016年4月25日成绩:实验二：一.实验目的1.掌握单周期CPU数据通路图的构成、原理及其设计方法；2.掌握单周期CPU的实现方法，代码实现方法；3.认识和掌握指令与CPU的关系；4.掌握测试单周期CPU的方法。
二.实验内容设计一个单周期CPU，该CPU至少能实现以下指令功能操作。
需设计的指令与格式如下：==> 算术运算指令说明：以助记符表示，是汇编指令；以代码表示，是机器指令功能：rd←rs + rt。
reserved为预留部分，即未用，一般填“0”。
功能：rt←rs + (sign-extend)immediate；immediate符号扩展再参加“加”运算。
完成功能：rd←rs - rt==> 逻辑运算指令做“0”扩展再参加“或”运算。
（5）and rd , rs , rt功能：rd←rs & rt；逻辑与运算。
==> 传送指令（7）move rd , rs功能：rd←rs + $0 ；$0=$zero=0。
==> 存储器读/写指令（8）sw rt ,immediate(rs) 写存储器功能：memory[rs+ (sign-extend)immediate]←rt；immediate符号扩展再相加。
（9) lw rt , immediate (rs) 读存储器功能：rt ← memory[rs + (sign-extend)immediate ]；immediate 符号扩展再相加。
==> 分支指令（10）beq rs,rt,immediate功能：if(rs=rt) pc ←pc + 4 + (sign-extend)immediate <<2；特别说明：immediate 是从PC+4地址开始和转移到的指令之间指令条数。
immediate 符号扩展之后左移2位再相加。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《计算机组成原理与接口技术实验》实验报告学院名称：数据科学与计算机学院学生姓名：刘恩硕学号：14332014专业（班级）：14软件工程五（国）班合作者：罗宇森时间：2016 年 4 月25 日成绩 :实验二：单周期CPU设计一. 实验目的(1) 掌握单周期CPU数据通路图的构成、原理及其设计方法；(2) 掌握单周期CPU的实现方法，代码实现方法；(3) 认识和掌握指令与CPU的关系；(4) 掌握测试单周期CPU的方法。
二. 实验内容设计一个单周期CPU，该CPU至少能实现以下指令功能操作。
需设计的指令与格式如下：==> 算术运算指令说明：以助记符表示，是汇编指令；以代码表示，是机器指令==> 逻辑运算指令（5）and rd , rs , rt==> 传送指令==> 存储器读/写指令功能：memory[rs+ (sign-extend)immediate ]←rt ；immediate 符号扩展再相加。
==> 分支指令特别说明：immediate 是从PC+4地址开始和转移到的指令之间指令条数。
immediate 符号扩展之后左移2位再相加。
为什么要左移2位？由于跳转到的指令地址肯定是4的倍数（每条指令占4个字节），最低两位是“00”，因此将immediate 放进指令码中的时候，是右移了2位的，也就是以上说的“指令之间指令条数”。
==> 停机指令三. 实验原理单周期CPU 指的是一条指令的执行在一个时钟周期内完成，然后开始下一条指令的执行，即一条指令用一个时钟周期完成。
电平从低到高变化的瞬间称为时钟上升沿，两个相邻时钟上升沿之间的时间间隔称为一个时钟周期。
时钟周期一般也称振荡周期（如果晶振的输出没有经过分频就直接作为CPU 的工作时钟，则时钟周期就等于振荡周期。
若振荡周期经二分频后形成时钟脉冲信号作为CPU 的工作时钟，这样，时钟周期就是振荡周期的两倍。
）CPU 在处理指令时，一般需要经过以下几个步骤：(1) 取指令(IF )：根据程序计数器PC 中的指令地址，从存储器中取出一条指令，同时，PC 根据指令字长度自动递增产生下一条指令所需要的指令地址，但遇到“地址转移”指令时，则控制器把“转移地址”送入PC ，当然得到的“地址”需要做些变换才送入PC 。
(2) 指令译码(ID )：对取指令操作中得到的指令进行分析并译码，确定这条指令需要完成的操作，从而产生相应的操作控制信号，用于驱动执行状态中的各种操作。
(3) 指令执行(EXE )：根据指令译码得到的操作控制信号，具体地执行指令动作，然后转移到结果写回状态。
(4) 存储器访问(MEM )：所有需要访问存储器的操作都将在这个步骤中执行，该步骤给出存储器的数据地址，把数据写入到存储器中数据地址所指定的存储单元或者从存储器中得到数据地址单元中的数据。
(5) 结果写回(WB )：指令执行的结果或者访问存储器中得到的数据写回相应的目的寄存器中。
单周期CPU ，是在一个时钟周期内完成这五个阶段的处理。
图1 单周期CPU 指令处理过程MIPS32的指令的三种格式：R类型：I类型：J类型：其中，op：为操作码；rs：为第1个源操作数寄存器，寄存器地址（编号）是00000~11111，00~1F；rt：为第2个源操作数寄存器，或目的操作数寄存器，寄存器地址（同上）；rd：为目的操作数寄存器，寄存器地址（同上）；sa：为位移量（shift amt），移位指令用于指定移多少位；func：为功能码，在寄存器类型指令中（R类型）用来指定指令的功能；immediate：为16位立即数，用作无符号的逻辑操作数、有符号的算术操作数、数据加载（Laod）/数据保存（Store）指令的数据地址字节偏移量和分支指令中相对程序计数器（PC）的有符号偏移量；address：为地址。
图2 单周期CPU数据通路和控制线路图图2是一个简单的基本上能够在单周期上完成所要求设计的指令功能的数据通路和必要的控制线路图。
其中指令和数据各存储在不同存储器中，即有指令存储器和数据存储器。
访问存储器时，先给出地址，然后由读/写信号控制（1-写，0-读。
当然，也可以由时钟信号控制，但必须在图上标出）。
对于寄存器组，读操作时，先给出地址，输出端就直接输出相应数据；而在写操作时，在WE使能信号为1时，在时钟边沿触发写入。
图中控制信号作用如表1所示，表2是ALU运算功能表。
表1 控制信号的作用Instruction Memory：指令存储器，Iaddr，指令存储器地址输入端口IDataIn，指令存储器数据输入端口（指令代码输入端口）IDataOut，指令存储器数据输出端口（指令代码输出端口）RW，指令存储器读写控制信号，为1写，为0读Data Memory：数据存储器，Daddr，数据存储器地址输入端口DataIn，数据存储器数据输入端口DataOut，数据存储器数据输出端口RW，数据存储器读写控制信号，为1写，为0读Register File：（寄存器组）Read Reg1，rs寄存器地址输入端口Read Reg2，rt寄存器地址输入端口Write Reg，将数据写入的寄存器端口，其地址来源rt或rd字段Write Data，写入寄存器的数据输入端口Read Data1，rs寄存器数据输出端口Read Data2，rt寄存器数据输出端口WE，写使能信号，为1时，在时钟上升沿写入ALU：result，ALU运算结果zero，运算结果标志，结果为0输出1，否则输出0表2 ALU运算功能表需要说明的是根据要实现的指令功能要求画出以上数据通路图，和确定ALU的运算功能(当然，以上指令没有完全用到提供的ALU所有功能，但至少必须能实现以上指令功能操作)。
从数据通路图上可以看出控制单元部分需要产生各种控制信号，当然，也有些信号必须要传送给控制单元。
从指令功能要求和数据通路图的关系得出以上表1，这样，从表1可以看出各控制信号与相应指令之间的相互关系，根据这种关系就可以得出控制信号与指令之间的关系表（留给学生完成），再根据关系表可以写出各控制信号的逻辑表达式，这样控制单元部分就可实现了。
指令执行的结果总是在下个时钟到来前开始保存到寄存器、或存储器中，PC的改变也是在这个时候进行。
另外，值得注意的问题，设计时，用模块化的思想方法设计，关于ALU 设计、存储器设计、寄存器组设计等等，也是必须认真考虑的问题。
可以参考其他资料文档，里面有相应的设计方法介绍。
（资料文档：MIPS汇编与单周期CPU.ppt）。
四. 实验器材电脑一台、Xilinx ISE 软件一套。
五. 实验分析与设计（1）初步规划出实验流程：①根据cpu数据通路和控制线路图决定要写多少个模块②写子模块③用主模块把子模块连接起来④写测试文件⑤设计一段汇编程序输入二进制⑤测试（2）进一步设计：①根据通路图决定写11个子模块，分别是PC，PC+4,PC+立即数，指令寄存器,数据储存，寄存器模块，控制模块,选择模块，符号扩展, 算术逻辑单元②子模块分别命名为pc，pcAddFour, pcAddImm，ROM, RAM，regfile，ControlUnit, dataSelect_5_Bit, dataSelect_32_Bit, signExtend, ALU③指令由ROM读取到mem中。
a)把decode传到控制模块ControlUnit中，然后根据传入的六位操作码和zero给控制信号赋值；（两个输入）（其中一个控制信号）b)把rs、rt、rd传到寄存器模块regfile中，从寄存器组中取rs、rt值传出，得出结果可能还要写回rt、rd；（这里由RegWre控制是否写⼊）c)把立即数传到符号扩展模块signExtend中，把16位⽴即数扩展成32位，得出结果传⼊选择模块和PC+立即数模块。
（在这里进行左移）④ALU通过传入的ALUop决定计算类型，对传入的数据（A、B）进行运算。
⑤ControlUnit通过PCSrc决定下⼀个PC是PC＋4还是PC＋4+偏移量⑥RAM从内存中读取数据或者把数据写⼊内存。
（3）每个模块的具体代码（3）测试代码//addi $1, $0, 8000001 00000 00001 0000000000001000 //addi $2, $0, 16000001 00000 00010 00000000000100000 //sw $2, 0($2)000111 00010 00010 0000000000000000 //add $3, $2, $1000000 00010 00001 00011 00000000000 //sub $3, $3, $1000010 00011 00001 00011 00000000000 //beq $2, $3, -2001001 00010 00011 1111111111111110 //ori $1, $1, 4000011 00001 00001 0000000000000100 //or $3, $2, $1000101 00010 00001 00011 00000000000 //move $3, $2000110 00010 00000 00011 00000000000 //beq $2, $3, 2001001 00010 00011 0000000000000010 //lw $4, 0($2)001000 00010 00100 0000000000000000 //halt111111 00000000000000000000000000二进制代码为00000100000000010000000000001000000001000000001000000000000100000001110001000010000000000000000000000000010000010001100000000000000010000110001000000000000000100000100001100001000110000000000000100100010000111111111111111110 00001100 00100001 00000000 00000001 00010100 01000001 00011000 00000000 00011000 01000000 00011000 00000000 00010000 01100010 00001000 00000000 00100000 01000100 00000000 00000000 11111100 00000000 00000000 00000000计算机组成原理与接口技术实验输出为：六. 实验心得在这次的作业中学到了很多东西，在每次遇到不懂的问题时，都会各种百度，然后和队友一起研究，在解决问题的过程中对指令，和CPU结构有了更进一步的了解，同时，也熟练了汇编语言的相关操作。