理解计数器的计数规律
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
1
0 0 0 10
2
0 0 1 00
3
0 0 1 10
4
0 1 0 00
5
0 1 0 10
6
0 1 1 00
7
0 1 1 10
8
1 0 0 00
9
1 0 0 11
10
0 0 0 00
N 进制 计数器 计数规 律举例
计数顺序
0 1 2 3 4 5
计数状态
Q2 Q1 Q0 000 001 010 011 100 000
13
1
1
0
1
14
1
1
1
0
15
1
1
1
1
16
0
0
0
0
◆ D 触用发D器触构发成器的可异构步成二异进步制二加进法制计计数数器器吗? 如何连接D?触与发器JK用触发Qi器n1不触同发的。是,
FF0
Q0 FF1
Q1 FF2
Q2 FF3
Q3
CP
C1
RD
1D R
Q0
C1
1D R
Q1
C1
1D R
Q2
C1
1D R
fQ0
1 2
fCP
1 fQ1 4 fCP
fQ2
1 8
fCP
1 fQ3 16 fCP
(二) 异步十进制计数器
1. 十进制计数器与 4 位二进制计数器的比较 异步十进制计数器与异步二进制计数器
84的21计BC数它D规们码律的十有构进何成制不方计同法数?有器何的不设同计?思想: 在 4 位二进制计数器基础上引入反馈,强迫 电路在计至状态 1001 后就能返回初始状态 0000, 从而利用状态 0000 ~ 1001 实现十进制计数。
二、异步计数器
(一) 异步二进制计数器
1. 电路构成与工作原理
Q0
Q1
Q2
Q3
1
FF0
FF1
FF2
FF3
CP
1J C1
1J C1
1J C1
1J C1
1K
1K
1K
1K
RD
R
R
R
RΒιβλιοθήκη Baidu
JK 触发器构成的异步二进制加法计数器
异步二进制计数器工作原理
CP
Q0 0 Q1 0 Q2 0 Q3 0 来 来一 一个个 CQQ0P01200翻翻翻100转转转10一一一次次次
◆ 4 位二进制加法计数器态序表
计数顺序
计数器状态
Q3
Q2
Q1
Q0
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
Q3Q2Q1Q0
6 7
0
1
1
0
0
1
1
1
0000
000981
0010
1 1
0011
0 0
0100
0 0
0101
0 1
0110
0111
10
1
0
1
0
11
1
0
1
1
1111 111012 1101 1 1100 1 1011 0 1010 0 1001 1000
5.4 计数器
主要要求:
理解计数器的分类,理解计数器的计数规律。 掌握二进制计数器的组成和工作原理。 理解常用集成二进制和十进制计数器的功能 及其应用。 掌握利用集成计数器构成 N 进制计数器的方法。
一、计数器的作用与分类
计数器(Counter)用于计算输入脉冲个数, 还常用于分频、定时等。
计数器分类如下:
1111 0000
依次输入输脉入冲第时“,1”计个数计状数态脉按冲4时位,二计进数制器数输递出增为规律变化。 “输00入01第”;“输15入”个第脉“冲2”时个,计输数出脉“冲1时11,1”计,数当器输输入出第为
“1“6”0个01脉0”冲。时,输出返回初态“0000”,且 Q3 端输出进 位信号下降沿。因此,该电路构成 4 位二进制加法计数 器。
法。 计数规律
计数触发器的触发信号接法
上升沿触发式 下降沿触发式
加法计数 减法计数
CPi = Qi 1 CPi = Qi 1
CPi = Qi 1 CPi = Qi 1
3. 计数器用作分频器
CP
Q0
Q1
计数器为什么能用作分频器? 怎么用?
Q2
Q3 4 位二进制加法计数器工作波形
模 M 计数器也是一个 M 分频器, M 分频 器的输出信号即为计数器最高位的输出信号。
按时钟控制方式不同分
异步计数器
同步计数器
同步计数器比异步计数器的速度快得多。
按计数增减分
加法计数器
减法计数器
加 / 减计数器 (又称可逆计数器)
对计数脉冲作
对计数脉冲作
在加 / 减控制信
递增计数的电路。 递减计数的电路。 号作用下,可递增也
可递减计数的电路。
按计数进制分
二进制计数器 十进制计数器
任意进制计数器 (又称 N 进制计数器)
6.1 概 述
时序逻辑电路的特点
逻辑功能特点: 电路结构特点:
任何时刻的输出不仅取决于该时刻的输 入信号,而且与电路原有的状态有关。
由存储电路和组合逻辑电路组成。
时序逻辑电路的类型
同步时序逻辑电路
异步时序逻辑电路
所有触发器的时钟端连在一起。所有触发器在同一个 时钟脉冲 CP 控制下同步工作。
时钟脉冲 CP 只触发部分触发器,其余触发器由电路内 部信号触发。因此,触发器不在同一时钟作用下同步工作。
按二进制数
按十进制
二进制
运算规律进行计 数运算规律进 和十进制以
数的电路
行计数的电路 外的计数器
二进制加法计数器 计数规律举例
3 位二进制同步加法计数器 Q2、Q1、Q0 来一个CP
CP Q2 Q1 Q0
0 0 00 1 0 01 2 0 10 3 0 11 4 1 00
当翻当到C00Q转Q来10一Q=即10次=,翻1,C转向—PC高PC位arr的y 进位
Q2 、Q1 、Q0
Borrow B = Q2n Q1n Q0n — 向高位发出的借位信号
“000 – 1”不够减,需向相邻高位借“1”, 借“1”后作运算“1000 – 1 = 111”。
8421 码十进制加法计数器计数规律
计数顺序 计 数 器 状 态
0
Q3 0
Q2 0
Q1 0
Q0 0
C 0
C =Q3n Q2n Q1n Q0n
Q3
与 JK 触发器一样,D 触发器也被接成计数触发器。 其工作原理与前述 JK 触发器所构成的二进制计数器的相同。
异步二进制计数器的构成方法
2. 异步二进制计数器的构成方法
将触发器接成计数触发器,然后级联,将计数脉冲
CP 从最低位时下钟面端总输结入一,下其用他不各同位种时类钟触端接法如下表:
发器构成异步二进制计数器的方
具有 5 个独立 的状态,计满 5 个 计数脉冲后,电路 状态自动进入循环。 故为五进制计数器。
计数的最大数目称为计数器的“模”,用 M 表示。 模也称为计数长度或计数容量。
为模n五1个0进计触制数发计器器数;有器32也位n 种称二输模进出制5 ,计计最数数多器器可;为实十模现进8模制计计数2n数器计器。数则。
0到来即翻转
0
C=
Q2n Q1n Q0n
0
5 1 01 0
6 1 10 0
7 1 11 1
8 0 00 0
二进制减法计数器 计数规律举例
C Q2Q1Q0 B P
0 000 1 1 111 0 2 110 0 3 101 0 4 100 0 5 011 0 6 010 0 7 001 0
3 位二进制同步减法计数器