第六章FPGA--verilog

可编程逻辑器件及应用
(二) 按集成密度分类
低密度 PLD PROM、PLA、PAL 和 集成度 > 1000门的 GAL 均属低密度 PLD。 PLD称为HDPLD
高密度 PLD(即 High Density PLD，简 称HDPLD) 阵列型 HDPLD Field Programmable Gate 通常简称HDPLD Array，简称 FPGA 。
目前多用 GAL。因为 GAL 只有一种阵列可编程， PROM、PAL 和 可重复编程、工作速度高、 称为半场可编程逻辑器件，PLA 的与阵列和或阵 价格低、具有强大的编程工具和软件支撑，并且用可编程的 输出逻辑宏单元取代了固定输出电路，因而功能更强。 列均可编程，称为全场可编程逻辑器件。 EXIT
2013-8-4 32
3、 PLD器件简介
• PLD高密度器件
– CPLD 扩展乘积项
共享扩展 乘积项结构
2013-8-4
33
3、 PLD器件简介
• PLD高密度器件
– CPLD 扩展乘积项
并联扩展项 馈送方式
2013-8-4
34
• PLD高密度器件
– CPLD(复杂的可编程逻辑器件)在各个逻辑宏单 元之间以及逻辑宏单元与I/O单元之间提供信号 连接的网络 1个LAB中包含 16个宏单元 – CPLD中一般采用固定长度的线段来进行连接， 因此信号传输的延时是固定的，使得时间性能 容易预测。
2013-8-4
39
3、 PLD器件简介
• PLD高密度器件
– FPGA
注意：cyclone系列器件的 内核电压和IO电压是分开 供电的
嵌入式存储器， 实现数据存储结 构RAM,FIFO等
支持多种IO标准： LVDS,LVTTL等
Cyclone/CycloneII 系列器件的结构 2013-8-4
输出函数
输入 电路
互补
与门 或门 乘积项 和项 阵列 阵列
输入
可直接 输出 也可反馈到输入
输出 电路
2013-8-4
反馈输入信号
9
可编程逻辑器件及应用
二、可编程逻辑器件的基本结构 输 乘 二、可编程逻辑器件的基本结构
输 入 或 输 积 输 入 与 项 或 项 入 项 出 阵 阵 电 电 列 列 路 路 PLD 的 基 本 结 构 图 A
A 0 0 0 0 0 1 0 1 0 A B B C C
全译码
连接点编 程时，需画 一个叉。
1 1
2013-8-4
1
22
2. 与、或全编程： 代表器件是PLA（Programmable Logic Array）， 下图给出了PLA的阵列结构。 在PLD中，它的灵活性最高。 由于与或阵列均能 不象PROM那样与 编程的特点，在实现函 阵列需要全译码。 数时，所需的是简化后 的乘积项之和，这样阵 列规模比PROM小得多。
HDPLD
现场可编程门阵列
阵列型 HDPLD 主要优点：速度快，实现数据处理能力强； FPGA 主要优点：容量大，实现逻辑控制的能力强。
EXIT
可编程逻辑器件及应用
(三) 按编程方式分类
在系统可编程逻辑器件
普通 PLD
即 In - System Programmable PLD (简称 ispPLD)
A 例 A
如 AB
B
BC
C
C W7 = ABC W0 = A B C
由多个多输 入与门组成，用 以产生输入变量 的各乘积项。 与阵列 EXIT
可编程逻辑器件及应用
A BC A B C ≥1 Y (a) Y
A BC
Y Y
A B C
(b) PLD 中与门和或门的习惯画法
固定连接 可编程连接 断开连接
PLD 器件中连接的习惯画法
EXIT
可编程逻辑器件及应用
二、可编程逻辑器件的基本结构
输 入 输 乘 或 输 积 输 入 与 项 或 项 入 项 出 阵 阵 电 电 列 列 路 路 PLD 的 基 本 结 构 图 输 出
A
A
●
B
AB
●
C
BC
●
C
●
●
●
由多个多输 入与门组成，用 以产生输入变量 W7 = ABC 的各乘积项。 与阵列的 W0 = A B C PLD 习惯画法 EXIT
输出使 能选择 或门控 制选择
输出 选择
反馈信 号选择
2013-8-4 30
6.7.1 时序可编程逻辑器件中的宏单元
CLK OE
D ＞C
Q Q
输出
输 入
2013-8-4
31
3、 PLD器件简介
• PLD高密度器件
– CPLD
5个乘积项，更复杂 的输出怎么办？
MAX7000单个 宏单元结构
扩展乘积项
图 9-3: 八选一多路选择器逻辑框图
2013-8-4
5
脉冲与数字电路课程的回顾
• 设计方法的局限
– 卡诺图只适用于输入比较少的函数的化简。 – 采用“搭积木”的方法的方法进行设计。必须 熟悉各种中小规模芯片的使用方法，从中挑选 最合适的器件，缺乏灵活性。 – 设计系统所需要的芯片种类多，且数量很大。
BnCn
25
逻辑宏单元 • GAL器件与 PAL器件的 区别在于用 可编程的输 出逻辑宏单 元（OLMC） 代替固定的 或阵列。可 以实现时序 电路。
OLMC
2013-8-4
26

讨论：四种输出类型
1．专用输出结构：
输入项
& & & & & & & &
≥1
O
PAL的专用输出结构
2013-8-4 27
2013-8-4
37
3、 PLD器件简介
• PLD高密度器件
– FPGA
查找表（Look UP Table） 进位链，运算模 式下快速进位
Cyclone 系列 LE结构图 2013-8-4
可以配置成普通模 式或动态运算模式 38
3、 PLD器件简介
• PLD高密度器件
– FPGA
LUT实现逻辑 功能示意图
2．异步I/O输出结构：
输入项
& & & & &
&
& &
≥1
I/O
3．寄存器输出结构：
输入项
CP
& & & & & & &
OE
≥1 D
Q
I/O
&
2013-8-4
28
4．异或－寄存器输出结构：
输入项 CP
& & &
OE
≥1
&
& & & &
=1
≥1
I/O
DQ
2013-8-4
29
• 每个OLMC包含或阵 列中的一个或门 • 组成： – 异或门：控制输出 信号的极性 – D触发器：适合设 计时序电路 – 4个多路选择器
(a)
输 出
输入缓冲电路用 以产生输入变量的原 变量和反变量，并提 供足够的驱动能力。
A A A
(b)
A A
输入缓冲电路
(a)一般画法 (b)PLD 中的习惯画法
EXIT
可编程逻辑器件及应用
二、可编程逻辑器件的基本结构
输 入 输 乘 或 输 积 输 入 与 项 或 项 入 项 出 阵 阵 电 电 列 列 路 路 PLD 的 基 本 结 构 图 输 出
40
2. FPGA的IOB和CLB 以Xilinx公司生产的XC2064为例，
EXIT
可编程逻辑器件及应用
三、可编程逻辑器件的类型
(一) 按可编程部位分类
类型 PROM(即可编程 ROM) PLA(即 Programmable Logic Array，可编程逻辑阵列) PAL(即 Programmable Array Logic，可编程阵列逻辑) GAL(即Genetic Array Logic， 通用阵列逻辑) 与阵列 或阵列 输出电路 固 定 可编程 固 定 可编程 可编程 可编程 固 定 可编程 固 定 固定 固定 可组态
可编程逻辑器件及应用
二、可编程逻辑器件的基本结构
输 入 输 乘 或 输 积 输 入 与 项 或 项 入 项 出 阵 阵 电 电 列 列 路 路 PLD 的 基 本 结 构 图 A B C 例
● ● ● ● ● ● ●
输 由多个多输 入或门组成，用 出 以产生或项，即 将输入的某些乘 积项相加。
或阵列
• PLD器件的出现改变了这一切
2013-8-4
8
PLD是70年代发展起来的新型逻辑器件，相继出现了ROM、
PROM、PLA、PAL、GAL、EPLD和FPGA等。
它们组成结构基本相似如下：
一、PLD的基本结构
输入信号
• 可由或阵列直接输出， 构成组合； 输出既可以是低电平有 • PLD主体 通过寄存器输出， 效，又可以是高电平有效。 构成时序方式输出。
普通 PLD 需要使用编程器进行编程， 而 ISP 器件不需要编程器。 ISP 器件由于密度和性能持续提高，价格持 续降低，开发工具不断完善，因此正得到越来越 广泛的应用。 EXIT
二、PLD的逻辑符号表示方法
1. 输入缓冲器表示方法 PLD具有较大的与或阵列，逻辑图 A A 的画法与传统的画法有所不同。 2. 与门和或门的表示方法 A
×
F1
F2
编程连接 固定连接
A B C D
2013-8-4