EDA技术实践课程设计--24进制计数器

E D A技术实践课程设计

--24进制计数器

-CAL-FENGHAI.-(YICAI)-Company One1

东北石油大学EDA技术实践课程设计

年 7月 25日

EDA技术实践课程设计任务书

课程 EDA技术实践课程设计

题目 24进制计数器

专业电气工程及其自动化姓名学号

主要内容：

1.熟练掌握Quartus II软件的使用。

2.熟练掌握在QuartusII平台上用原理图或者VHDL语言进行电路设计的方法。

3.学会用例化语句对EDA电路设计中顶层电路进行描述。

基本要求：

1.熟悉仿真开发软件Quartus II的使用；

2.根据功能要求，用原理图或文本输入方式完成设计；

3.用Quartus II做波形仿真调试；

4.下载至EDA试验仪调试设计。

主要参考资料：

[1]潘松，黄继业. 《EDA技术实用教程》［M］.北京：科学出版社，2002.

[2]卢杰，赖毅. 《VHDL与数字电路设计》［M］.北京：科学出版社，2001.

[3]张明. 《Verilog HDL实用教程》［M］.成都：电子科技大学出版社，1999.

[4]郑家龙，王小海，章安元.《集成电子技术基础教程》［M］.北京：高等教育出版社，2002.

[5]王金明，杨吉斌. 《数字系统设计与Verilog HDL》［M］.北京：电子工业出版社，2002.

完成期限

指导教师

专业负责人

年 7 月18日

目录

1设计 (1)

2方案选择与电路原理图的设计 (1)

2.124进制计数器的基本原理 (1)

2.2设计流程图 (1)

2.3原理图 (1)

374LS161元件说明 (2)

3.1 简介 (2)

3.274ls161管脚图与介绍 (2)

3.374ls161功能表 (3)

3.474ls161主要特点 (3)

4设计过程 (4)

4.1新文件的建立 (4)

4.2宏功能模块的使用 (5)

4.3普通元件的添加 (8)

4.4 电路连接 (9)

5功能仿真 (9)

6出现的问题及调试方法 (11)

7总结 (11)

参考文献 (12)

附录VHDL语言编写的该程序清单 (13)

1 设计

设计一个二十四进制计数器，计数状态从0~23，要求有译码显示。

2 方案选择与电路原理图的设计

2.1 24进制计数器的基本原理

用两个74ls161为主，其中一个为输出结果的低四位，另一个为输出结果的高4位，低四位从0000到1001（即十进制的九）然后置0000 并且高四位加1，如此到高四位为0010，第四位为0011，这时计数到23，进位信号输出1，同时8位输出同时置0；

2.2 设计流程图

图2.1 设计流程图

2.3 原理图

由采用两个74ls161和一个与非门构成的最基本的24进制计数器。

图2.2 24进制计数器原理图

3 74LS161元件说明

3.1 简介

74LS161是常用的四位二进制可预置的同步加法计数器，它可以灵活地运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能

3.274ls161管脚图与介绍

管脚图介绍：

时钟CP和四个数据输入端P0~P3

清零/MR

使能CEP，CET

置数PE

数据输出端Q0~Q3

以及进位输出TC. (TC=Q0·Q1·Q2·Q3·CET)

图3.1 74ls161管脚图图3.2 74ls161的逻辑符号

3.374ls161功能表

表3-1 74ls161功能表

从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。

3.474ls161主要特点

（1）异步清零功能

当CR＝0时，不管其他输人端的状态如何（包括时钟信号CP），4个触发器的输出全为零。

（2）同步并行预置数功能

在CR＝1的条件下，当LD＝0且有时钟脉冲CP的上升沿作用时，D3，D 2，D1，D0输入端的数据将分别被Q3～Q0所接收。由于置数操作必须有CP脉冲上升沿相配合，故称为同步置数。

（3）保持功能

在CR=LD＝1的条件下，当T*P＝0时，不管有无CP脉冲作用，计数器都将保持原有状态不变（停止计数）。

（4）同步二进制计数功能

当CR＝LD＝P＝T＝1时，74LS161处于计数状态，电路从0000状态开始，连续输入16个计数脉冲后，电路将从1111状态返回到0000状态，状态表见表2。

（5）进位输出C

当计数控制端T＝1，且触发器全为1时，进位输出为1，否则为0。

4设计过程

4.1新文件的建立

建立新项目工程，方法如右图点击：【File】菜单，选择下拉列表中的【New Project Wizard...】命令，打开建立新项目工程的向导对话框。