EDA技术实践课程设计--24进制计数器
二十四进制计数器实验报告
二十四进制计数器实验报告实验成员：88155010 李仲哲88155037 周梓成硬件：DE2-70驱动板实验要求：使用Verilog硬件描述语言设计一个基本时序逻辑电路1位24进制计数器，并可控制加减。
并利用驱动板自带晶振。
实验步骤：首先创建新工程，编写Verilog HDL语言设计代码。
代码如下：module qwe(iclk,rst_n,flag,q,overflow);input iclk,flag; --------------------------------输入端口声明。
input rst_n;--------------------------------------输出端口声明。
output reg [4:0] q; ---------------------------- 分配输出信号灯q0,q1,q2,q3,q4。
integer i;output overflow;wire clk_1Hz;Divider50MHz (1'b1,iclk,i1hz); -----------------引用分频器代码Divider50MHz.v中的变量i1hz。
always @(posedge i1hz or negedge rst_n)beginif(~rst_n) q <= 5'h0;elsebeginif(flag) i = 1; ----------------------------------当变量为1时计数器加。
else i = -1; ---------------------------------反之计数器减。
if(5'h17 == q) q <= 5'h0;else q <= q + i;endendassign overflow = 5'h17 == q;其中flag为控制加减开关变量，我们为其分配开关SW0引脚为PIN_AA23。
数字电路实验报告——24进制计数器逻辑功能及其应用
24进制计数器逻辑功能及其应用一、实验目的：1. 熟悉中等规模集成电路计数器74LS160的逻辑功能，使用方法及应用。
2. 掌握构成计数器的方法。
二、实验设备及器件：1. 数字逻辑电路实验板1片2. 74HC90同步加法二进制计数器2片3. 74HC00二输入四与非门1片4. 74HC04 非门1片三、实验原理：计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
集成计数器74HC90是二-五-十进制计数器，其管脚排列如图。
四、实验内容实验电路图：用74HC00与非门和74HC04的非门串联，构成与门。
74HC00的引脚图和真值表如图：74HC04的引脚图与真值表如图：按实验电路图，参照各个芯片的引脚图和真值表，连接电路。
其中Q0到Q3分别连到数码管的对应的D0到D3，CP0端接到时钟脉冲，然后检查电路无误后，加电源，观察现象。
实验结果：个位数码管随时间显示0、1、2、3、4、5、6、7、8、9，十位数码管显示个位进位计数结果，按0、1、2变化，当数字增加到23后，数码管自动清零，又从零开始变化。
五、实验心得：本次实验，通过对计数器工作过程的探索，基本上了解了数码计数器的工作原理，以及74HC160的数字特点，让我更进一步掌握了如何做好数字电子数字实验，也让我认识到自身理论知识的不足和实践能力的差距，以及对理论结合实践的科学方法有了更深刻理解。
24进制计数器设计
湖南人文科技学院课程设计报告课程名称：电子技术基础课程设计设计题目：24进制数字电子钟时计器、译码显示电路系别：专业:班级：学生姓名:学号：起止日期:2009/06/01————2009/06/18指导教师：教研室主任：摘要24进制数字钟是一种用数字电路技术实现时计时的装置，与机械式时钟相比具有更高的准确性和直观性。
此次设计与制作24进制电子数字钟时计数、译码、显示电路需要了解组合逻辑电路和时序逻辑电路;了解集成电路的引脚安排；了解各种时计数、译码芯片的逻辑功能及使用方法;了解数字钟的原理.本次设计是基于24进制电子数字钟的原理，实现具有24进制清零功能的电子钟，它主要由脉冲、10进制加法器74LS160、译码器74LS48、共阴极LED数码管等四个模块构成。
脉冲本利用555设计一个多谐振荡器，但由于制板受单面板限制，故撤销了555设计的多谐振荡器，而直接由实验室提供脉冲。
各功能模块在QuartusⅡ软件中先由VHDL语言描述出，然后将其打包成可调用的元件，再利用原理图输入法将各模块按功能连接起来就得到顶层文件的原理图。
这时,再进行时序仿真、引脚锁定和嵌入逻辑分析仪之后，就编译下载至硬件中，选择正确的模式和各种设置后即可实现这次设计所要求的功能。
关键词:加法器;译码器;显示数码管目录设计要求 (1)前言 (1)1.方案论证与对比 (2)1.1方案一 (2)1。
2方案二 (2)1。
3两种方案的对比 (3)2、各功能模块设计 (3)2.1计数器电路 (3)2.2译码驱动电路 (5)2。
3共阴极七段数码管显示器 (6)3、调试与操作说明 (8)3.1电路仿真效果图 (8)3。
2P ROTEL电路印刷板原理图及印刷板制版电路图 (9)3.3实际电路系统的制作及测试 (10)3.4电路板的测试情况、参数分析与实际效果 (10)4、心得与体会 (11)5、元器件及仪器设备明细 (12)6、参考文献 (13)7、致谢 (14)24进制电子数字钟时计数、译码器、显示电路设计要求时间以24秒为一个周期，具有自动清零功能。
24进制计数器设计报告
..1. 设计任务1.1设计目的1. 了解计数器的组成及工作原理。
2. 进一步掌握计数器的设计方法和计数器相互级联的方法。
3. 进一步掌握各芯片的逻辑功能及使用方法。
4. 进一步掌握数字系统的制作和布线方法。
5. 熟悉集成电路的引脚安排。
1.2 设计指标1. 以24为一个周期，且具有自动清零功能。
2. 能显示当前计数状态。
1.3 设计要求1. 画出总体设计框图，以说明计数器由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向。
并以文字对原理作辅助说明。
2. 设计各个功能模块的电路图，加上原理说明。
3. 选择合适的元器件，利用multisim 仿真软件验证、调试各个功能模块的电路，在接线验证时设计、选择合适的输入信号和输出方式，在确定电路充分正确性同时，输入信号和输出方式要便于电路的测试和故障排除。
4. 在验证各个功能模块基础上，对整个电路的元器件和布线进行合理布局。
5.打印PCB 板，腐蚀，钻孔，插元器件，焊接再就对整个计数器电路进行调试。
2.设计思路与总体框图.计数器由计数器、译码器、显示器三部分电路组成，再由555定时器组成的多谐振荡器来产生方波，充当计数脉冲来作为计数器的时钟信号，计数结果通过译码器显示。
图1所示为计数器的一般结构框图。
2CRCR CR▲图 1 计数器结构框图3.系统硬件电路的设计3.1 555多谐荡电路555多谐振荡电路由NE555P 芯片、电阻和电容组成。
由NE555P 的3脚输 出方波。
▲图 2 555电路计数脉冲(由555电路产生)异步清零计数器个位位数码示像译码驱动CP CP强制清零3.2 计数器电路集成计数芯片一般都设置有清零输入端和置数输入端，而且无论是清零还是置数都有同步和异步之分。
有的集成计数器采用同步方式，即当CP触发沿到来时才能完成清零或置数任务；有的集成计数器则采用异步方式，即通过触发器的异步输入端来直接实现清零或置数，与CP信号无关。
EDA 24进制计数器的设计
《EDA技术》课程实验报告学生姓名：黄红玉所在班级：电信100227指导教师：高金定老师记分及评价：一、实验名称实验1：24进制计数器的设计二、任务及要求【基本部分】5分1、在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，完成一个24进制同步计数器的设计，并进行时序仿真。
2、要求具备使能功能和异步清零功能。
3、设计完成后生成一个元件，以供更高层次的设计调用。
4、实验箱上选择恰当的模式进行验证，目标芯片为ACEX1K系列EP1K30TC144-3。
三、实验程序（原理图）四、仿真及结果分析在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，设计一个24进制同步计数器的思路是，一片74160计数器作为个位计数，一片用来十位计数，要实现同步24进制，则个位接成0011，十位接成0010，再用一个四输入（一段接一个使能信号EN）的与非门接到两片74160计数器上的置数端LDN。
把原理图在QuartusII上画成后，进行编译，编译无误后，在新建一个波形文件，添加所有引脚，设置输入引脚的波形，最后在进行波形编译，无误后即可达到想要的24进制。
然后再根据EPF10K30E144芯片引脚对照，输入各个输入输出引脚的引脚号，再链接到试验箱检验，观察数码管的显示结果。
五、硬件验证1、选择模式：模式72、引脚锁定情况表：六、小结经过这次的实验工作，让我知道了许多的东西，也对QuartusII这个软件的一个初步认识及应用，也让我了解了许多在书本上所学不到的知识和技能，这为我们在以后的工作起了非常重要的作用。
设计一个24进制计数器
一．整体清零法实现24进制计数器
1．设计过程：
【该部分打印报告时可留出足够的空白处手写完成，也可以电子版的形式直接书写到此处】
2．所用器件：
【包括器件型号、功能及数量】
3．仿真实现过程：
【仿真电路图可以以附表的形式在实验报告后面单，此处描述仿真调试过程，即：在调试时遇到了哪些实际问题，你是如何解决的？】
二．整体置数法实现24进制计数器
1．设计过程：
2．所用器件：
3．仿真实现过程：
实验心得
附录1：整体清零法仿真电路图
附录2：整体置数法仿真电路图
附录2：方案二仿真电路图
附录3：方案三仿真电路图
附录4：方案四仿真电路图
提高要求：用数码管显示24个状态对应的十进制数【完成附带该部分功能的全部功能最高平时成绩10分】（如实验室不具备搭接实物条件，仿真完成并对原理清楚掌握，能够顺利回答老师验收时提问即可。）
5.在该实验报告中要有完整的设计过程、仿真电路图和实验调试过程。
6.总结本次实验的收获、体会以及建议，填入本实验报告的相应位置中。【收获、体会必须写！】
阶段性考核之三：【平时成绩10分】
时序逻辑部分设计型实验报告
实验题目
设计一个24进制计数器
学生姓名
班 级
学 号
任课教师
实验成绩
完成时间
实验题目
设计一个24进制计数器
实验目的
本次实验要求学生设计一个24进制计数器电路。其目的在于：
1.使学生深入理解分立元件构成的时序逻辑电路设计过程；
2.进一步锻炼学生的动手实践能力。
具体
实验
要求
选用4位二进制集成计数器74LS161设计一个24进制计数器。
EDA技术24进制计数器
《EDA技术》课程实验报告
学生姓名：郑月庭
所在班级：电信1001班
指导教师：高金定老师
记分及评价：
一、实验名称
实验1：24进制计数器的设计
二、任务及要求
【基本部分】5分
1、在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采
用反馈置数法，完成一个24进制同步计数器的设计，并进行时序仿真。
2、要求具备使能功能和异步清零功能。
3、设计完成后生成一个元件，以供更高层次的设计调用。
4、实验箱上选择恰当的模式进行验证，目标芯片为ACEX1K系列EP1K30TC144-3。
三、实验程序（原理图）
四、仿真及结果分析
五、硬件验证
1、选择模式：
模式7
2、引脚锁定情况表：
六、小结
初次接触EDA让自己学到了很多的知识，实验中让自己的思维更加的开阔，对这门课程有了一定的了解，也很感兴趣。
总之的收获了不少的知识。
eda的计数器课程设计
eda的计数器课程设计一、课程目标知识目标：1. 学生能理解EDA（电子设计自动化）的基本概念，掌握计数器的设计原理。
2. 学生能描述不同类型的计数器，并了解它们在实际应用中的区别。
3. 学生能运用所学知识，分析并设计简单的计数器电路。
技能目标：1. 学生能够运用EDA工具进行计数器电路的绘制、仿真和调试。
2. 学生能够通过小组合作，解决设计过程中遇到的问题，提高团队协作能力。
3. 学生能够运用所学知识，独立完成计数器电路的设计与验证。
情感态度价值观目标：1. 学生对电子设计产生兴趣，培养探究精神和创新意识。
2. 学生在小组合作中，学会倾听、尊重他人意见，培养良好的沟通能力和团队精神。
3. 学生能够认识到科技发展对社会进步的重要性，增强社会责任感和使命感。
课程性质：本课程为电子信息科学与技术专业的实践课程，旨在让学生通过实际操作，掌握计数器的设计原理和EDA工具的使用。
学生特点：学生已具备一定的电子基础知识和EDA软件操作能力，具有较强的动手能力和探究欲望。
教学要求：结合学生特点和课程性质，注重理论与实践相结合，强调动手实践和团队合作，提高学生的实际操作能力和创新能力。
通过本课程的学习，使学生能够达到上述课程目标，为后续课程和实际工作打下坚实基础。
二、教学内容本课程教学内容主要包括以下几部分：1. 计数器原理与分类- 计数器的基本概念、功能和分类- 不同类型计数器（同步、异步、Johnson等）的工作原理及应用2. EDA工具使用- 介绍EDA软件的基本操作和功能- 计数器电路的绘制、仿真与调试方法3. 计数器设计实践- 设计简单的同步计数器电路- 设计简单的异步计数器电路- 设计简单的Johnson计数器电路4. 小组讨论与总结- 分析设计过程中遇到的问题及解决方法- 各小组展示设计成果，分享经验和心得教学内容安排与进度：第1周：计数器原理与分类学习，了解EDA工具的基本操作第2周：设计简单的同步计数器电路，进行仿真与调试第3周：设计简单的异步计数器电路，进行仿真与调试第4周：设计简单的Johnson计数器电路，进行仿真与调试第5周：小组讨论与总结，展示设计成果教材章节与内容：第1章 计数器原理与分类第2章 EDA工具使用第3章 计数器设计实践第4章 小组讨论与总结三、教学方法本课程采用以下多样化的教学方法，以激发学生的学习兴趣和主动性：1. 讲授法：教师通过讲解计数器原理、分类及EDA工具的使用方法，为学生奠定理论基础。
(数电课设)二十四进制计数器
一．课程设计目的《电子技术基础2-2课程设计》是学习理论课程之后的实践教学环节。
目的是通过解决比较简单的实际问题巩固和加深在《电子技术基础2-2（数字电子技术基础）》课程中所学的理论知识和实验技能。
训练学生综合运用学过的电子技术基础知识，在教师指导下完成查找资料，选择、论证方案，设计电路，安装调试，分析结果，撰写报告等工作。
使学生初步掌握数字电子电路设计的一般方法步骤，通过理论联系实际提高和培养学生分析、解决实际问题的能力和创新能力，为后续课程的学习、毕业设计和毕业后的工作打下一定的基础。
数字电子课程设计是理论教学之后的一个综合性实践教学环节，是对课程理论和课程实验的综合和补充。
学会并利用一种电路分析软件，对电路进行分析、计算和仿真，通过查找资料，选择方案，设计电路，撰写报告，完成一个较完整的设计过程，将抽象的理论知识与实际电路设计联系在一起，使学生在掌握电路基本设计方法的同时，加深对课程知识的理解和综合应用，培养学生综合运用基础理论知识和专业知识解决实际工程设计问题的能力，以及工程意识和创新能力。
不仅巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的内容。
理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才是真正的知识，才能提高自己的实际动手能力和独立思考的能力。
在设计的过程遇到各种各样的问题，同时在设计的过程中发现自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固，通过这次课程设计，把以前所学过的知识重新温故，巩固所学的知识。
二．设计方案论证1．设计方案的选择通过查阅资料对不同的设计方案进行比较论证，根据现有条件选择合适的设计方案，Multisim有其丰富的仿真分析能力以及完整的电路原理图图形输入和电路硬件描述语言输入方式，结合了直观的捕捉和功能强大的仿真特点，能快速、轻松、高效地对电路进行设计和验证。
引入Multisim软件帮助我们快速且轻松地将刚学到的理论知识用计算机仿针真实地再现出来。
24进制计数器课程设计
24进制计数器课程设计一、课程目标知识目标：1. 学生能理解24进制计数原理，掌握24进制与十进制的转换方法；2. 学生能运用24进制进行简单数学运算，如加、减、乘、除；3. 学生了解24进制在实际应用中的优势，例如在时间计算、编码等领域。
技能目标：1. 学生能够独立完成24进制与十进制的相互转换；2. 学生能够运用24进制进行基本的数学运算，解决实际问题；3. 学生通过小组合作，设计并制作一个简单的24进制计数器。
情感态度价值观目标：1. 学生培养对进制转换的兴趣，提高学习数学的积极性；2. 学生养成合作、探究的学习习惯，增强团队协作能力；3. 学生认识到数学在生活中的广泛应用，提高数学素养。
课程性质：本课程属于数学课程，旨在让学生掌握进制转换知识，提高数学应用能力。
学生特点：六年级学生具备一定的数学基础，思维活跃，好奇心强，喜欢探究新知识。
教学要求：注重理论与实践相结合，鼓励学生动手实践，培养实际操作能力；强调小组合作，培养学生的团队协作精神。
通过本课程的学习，使学生能够将所学知识应用于实际生活中，提高解决问题的能力。
二、教学内容1. 24进制计数原理介绍：通过课本知识，讲解24进制的定义，对比十进制，让学生理解进制的概念和转换方法。
- 章节关联：《数学》六年级上册，第三章“数的认识”，第二节“认识进制”。
2. 24进制与十进制的转换：详细讲解转换方法，举例说明，让学生掌握两种进制之间的转换技巧。
- 教学安排：2课时。
3. 24进制数学运算：讲解24进制下的加、减、乘、除运算规则，让学生学会运用24进制进行计算。
- 教学安排：2课时。
4. 实际应用案例分析：分析24进制在实际生活中的应用，如时间计算、编码等，提高学生的实际应用能力。
- 章节关联：《数学》六年级上册，第三章“数的认识”，第四节“进制在实际生活中的应用”。
5. 小组合作制作24进制计数器：分组让学生设计并制作计数器，巩固所学知识，培养学生的动手能力和团队协作精神。
eda24进制计数器设计
EDA24进制计数器设计1. 任务背景计数器是计算机系统中常见的一种电路，用来实现对数字进行计数的功能。
传统的计数器一般是采用二进制表示数字，然而在某些特定的应用场景中，使用其他进制的计数器能够更方便和高效。
EDA24进制计数器是指使用24进制来表示数字的计数器。
24进制是一种特殊的进制，它由24个数字符号（0-23）组成，分别对应于十进制的0-9、字母A-J、字母K-T和字母U-Y。
使用24进制计数器可以更精确地表示某些特定范围内的数字，而且减少了数字的位数和转换过程中的计算复杂度。
本文将介绍如何设计一个EDA24进制计数器，包括计数器的原理、硬件设计和功能实现等方面的内容。
2. 原理介绍EDA24进制计数器的工作原理与传统的计数器类似，主要分为三个部分：计数器状态存储、计数器状态更新和计数器输出。
2.1 计数器状态存储EDA24进制计数器需要使用存储器来保存当前的计数器状态。
由于EDA24进制有24个数字符号，每个符号对应一个存储单元，因此需要一个24位的存储器来存储计数器的状态。
存储器的结构可以采用RAM或者寄存器等形式。
当计数器进行更新时，计数器状态存储器会读取新的计数器状态。
2.2 计数器状态更新EDA24进制计数器的计数逻辑与二进制计数器类似，但需要对进位的处理进行特殊处理。
在24进制下，当某一位达到23时，需要进行进位操作，并将低位的符号进行进位。
例如，当计数器达到23时，进位得到的数字为10（对应K），并将低位的数字进行滚动。
以一个4位的EDA24进制计数器为例，计数范围为0000~2323。
初始状态为0000，当计数值增加时，每一位的变化规律如下：•当个位（最低位）从0~2变化时，直接递增；•当个位达到3时，个位变为0，十位（倒数第二位）递增；•当十位从0~2变化时，直接递增；•当十位达到3时，十位变为0，百位（倒数第三位）递增；•当百位从0~2变化时，直接递增；•当百位达到3时，百位变为0，千位（最高位）递增；•当千位从0~2变化时，直接递增；•当千位达到3时，计数器归零。
EDA 二十四进制计数器设计
实训报告课程名称：学生姓名：学号：专业班级：年月日南昌大学实训报告学生姓名：学号：专业班级：设计□创新实训日期：实验成绩：实训类型：□验证□综合一、实训项目名称24进制计数器设计二、实训目的由中规模可预置二进制加法计数器40161和门电路组成二十四进制计数器（8421BCD码）三、实训要求1.熟悉仿真开发软件Quartus II的使用；2.根据功能要求，用原理图或文本输入方式完成设计；3.用Quartus II做波形仿真调试；4.下载至EDA试验仪调试设计。
四、实训基本原理（附源程序清单，原理图、RTL图）用两个ls161为主，其中一个为输出结果的低四位，另一个为输出结果的高4位，低四位从0000到1001（即十进制的九）然后置0000 并且高四位加1，如此到高四位为0010，第四位为0011，这时计数到23，进位信号输出1，同时8位输出同时置0；原理图：源程序：module ls161(Q,RCO,D,ET,EP,LOAD,CLR,CLK); output [3:0]Q;output RCO;input [3:0]D;input LOAD,ET,EP,CLR,CLK;reg [3:0]Q;wire EN;assign EN=ET&EP;always@(posedge CLK or negedge CLR)beginif(!CLR)Q=4'b0000;else if(!LOAD)Q=D;else if(EN)beginif(Q==15)Q=0;elseQ=Q+1;endendassign RCO=((Q==4'b1111)&EN)?1:0; endmodulemodule XS7D(DIN,DOUT);input [3:0] DIN;output [6:0] DOUT;reg [6:0]DOUT;always@(DIN)begincase(DIN)0:DOUT='b0111111;1:DOUT='b0000110;2:DOUT='b1011011;3:DOUT='b1001111;4:DOUT='b1100110;5:DOUT='b1101101;6:DOUT='b1111101;7:DOUT='b0000111;8:DOUT='b1111111;9:DOUT='b1101111;endcaseendendmodulemodule qzm(DOUTH,DOUTL,CO,CLK);output DOUTH,DOUTL,CO;input CLK;wire [3:0]QH;wire [3:0]QL;wire [3:0]D;wire [6:0]DOUTH;wire [6:0]DOUTL;wire CO,LOADL,LOADH,LOADR,ENR;wire VCC,GND;assign D=4'b0000,VCC=1,GND=0;ls161 u1(.Q(QL),.RCO(GND),.D(D),.ET(VCC),.EP(VCC),.LOAD(LOADH),.CL R(VCC),.CLK(CLK));ls161 u2 (.Q(QH),.RCO(GND),.D(D),.ET(ENR),.EP(ENR),.LOAD(LOADL),.CL R(VCC),.CLK(CLK));nand u3 (LOADR,QL[0],QL[3]);nand u4 (LOADL,QH[1],QL[1],QL[0]);not u5 (ENR,LOADR);not u6 (CO,LOADL);and u7 (LOADH,LOADR,LOADL);XS7D u8 (.DIN(QL),.DOUT(DOUTL));XS7D u9 (.DIN(QH),.DOUT(DOUTH));endmoduleRTL图：五、主要仪器设备、软件及耗材Quartus II EDA开发板六、调试过程及处理结果波形图;七、思考讨论题或体会或对改进实验的建议。
eda24进制计数器设计
设计一个EDA(电子设计自动化)工具的24进制计数器的基本步骤如下：
1. 构建基本逻辑单元：
在设计24进制计数器之前，首先需要构建基本逻辑单元，如触发器或锁存器，以便存储和处理计数。
2. 确定计数范围：
在开始设计前，需要确定计数器的计数范围。
例如，如果需要表示0到23的范围，则计数器需要能在该范围内有效计数。
3. 推导需求特征：
基于你选择的基本逻辑单元推导组合逻辑和时序逻辑特征，以设计恰当的计数器。
4. 设计状态机：
设计一个有限状态机（FSM），以观察计数器状态的转换并确保可靠性和稳定性。
5. 设计24进制加法器：
设计一个全加器以实现24进制数的加法操作。
由于24进制计数器每个位最高数值为23（用0-N表示，例如0-9、A-N或0-夜，按照标准24进制），因此需要考虑进位。
6. 链接基本组件：
将设计好的24进制加法器连接到触发器或锁存器，以更新计数值并从一个状态迁移到另一个状态。
7. 时钟控制：
引入时钟模块来控制计数器的工作节奏。
每次时钟周期到达时，计数器将更新计数值。
8. 设计复位和清零逻辑：
实现一个逻辑控制来负责复位及清零操作，将计数器重置为初始状态。
9. 进行仿真测试：
运行仿真测试，检查计数器在不同条件下的运行情况，确保其准确、可靠地工作。
10. 设计可视化界面：
创建一个可视化界面，以便于用户直观地获取计数器状态和计数过程。
EDA实验实验三
实验三24进制/60进制计时器设计2课时一、实验目的1、了解时序电路的经典设计方法，了解通用同步计时器、异步计时器的使用方法；2、理解时序电路和同步计时器加译码电路的联系，设计任意编码计数器；4、了解同步芯片和异步芯片的区别。
二、实验设备ZYE1502C型实验箱三、内容要求1、用VHDL语言实现24进制或60进制的循环计时器，做一个简易的数字钟时、分两部分的显示；（时间间隔为1s）2、具有清零复位、置数及计数使能、计数显示使能等功能；3、计数结果采用七段数码管显示，同时显示计数值的个位和十位数字。
计数进位用LED提示。
4、扩展内容：用户可自设成为一个可自设进制（可变模）和可逆计数功能的循环计时器的功能。
（扩展功能）5、整理清楚多个功能键之间的关系，把设计思路、程序和仿真波形，以及波形分析等写在预习报告上。
四、注意事项（1）利用七段数码管的显示程序，将其例化成显示译码元件，在程序中进行元件调用；（2）熟悉实验箱上的时钟源电路，如计数器的时间间隔改变成2s，实验箱上没有与之对应的时钟周期，应该如何实现？（3）可变模循环计数器如何确保在计数过程中进行模值变换，不出现计数失控现象？（4）多个功能控制端的优先权顺序，有效保证各个功能的完成实现。
（5）实验前检查实验设备是否完好，插线时要先关掉实验箱上的电源，保护实验设备。
四、实验步骤1、输入：设计部分采用VHDL语言完成；2、编译；3、仿真；4、下载；5、连线。
（1）输入采用时钟输入，清零复位及计时使能、输出显示启动信号连接按键开关输入；（2）CLK和七段数码管的显示扫描时钟与时钟源相连；五、实验报告1、论述实验过程和步骤；2、填写正确的实验结果。
六、实验小结。
24进制计数器的设计与调试.
成绩评定
项目名称 任务名称
任务要求
电路功能及 器件要求 测试设备 及元器件 设计步骤 测试电路
项目 4：计数器电路的设计与制作
任务 4-2 二十四进制计数器的设计与调试
完成原理图设计、元器件选型、电路装接与调试、电路逻辑功能检测、设
计文档编写。
用一片 CD4518 及简单门电路设计一个二十四进制计数器。
集成电路 CD4518 、74LS00、译码显示电路
数字电路实验箱
（1 只）
万用表
（1 路。
测试步骤 注：请写出测试步骤
设计人
设计日期
设计步骤：（要求写出具体的设计过程，画出设计电路图）
Step1:画出二十四进制计数器的设计电路图
Step2:利用 CD4518 实现二十四进制电路，参考电路连线图如下图所示。
-1-
Step3:测试步骤与结果：（记录故障现象与排除方法）
结论与体会： 拓展设计：
用一片 74161 及简单门电路设计一个二十四进制计数器。。
-2-
EDA技术实践课程设计进制计数器
东北石油大学EDA技术实践课程设计年7月25日EDA技术实践课程设计任务书课程EDA技术实践课程设计题目24进制计数器专业电气工程及其自动化姓名学号主要内容：1.熟练掌握Quartus II软件的使用。
2.熟练掌握在QuartusII平台上用原理图或者VHDL语言进行电路设计的方法。
3.学会用例化语句对EDA电路设计中顶层电路进行描述。
基本要求：1.熟悉仿真开发软件Quartus II的使用；2.根据功能要求，用原理图或文本输入方式完成设计；3.用Quartus II做波形仿真调试；4.下载至EDA试验仪调试设计。
主要参考资料：[1]潘松，黄继业. 《EDA技术实用教程》［M］.北京：科学出版社，2002.[2]卢杰，赖毅. 《VHDL与数字电路设计》［M］.北京：科学出版社，2001.[3]张明. 《Verilog HDL实用教程》［M］.成都：电子科技大学出版社，1999.[4]郑家龙，王小海，章安元.《集成电子技术基础教程》［M］.北京：高等教育出版社，2002.[5]王金明，杨吉斌. 《数字系统设计与Verilog HDL》［M］.北京：电子工业出版社，2002.完成期限指导教师专业负责人年7 月18日目录1设计 (1)2方案选择与电路原理图的设计 (1)2.124进制计数器的基本原理 (1)2.2设计流程图 (1)2.3原理图 (1)374LS161元件说明 (2)3.1 简介 (2)3.274ls161管脚图与介绍 (2)3.374ls161功能表 (3)3.474ls161主要特点 (3)4设计过程 (4)4.1新文件的建立 (4)4.2宏功能模块的使用 (5)4.3普通元件的添加 (8)4.4 电路连接 (9)5功能仿真 (9)6出现的问题及调试方法 (11)7总结 (11)参考文献 (12)附录VHDL语言编写的该程序清单 (13)1 设计设计一个二十四进制计数器，计数状态从0~23，要求有译码显示。
数字电路设计--------二十四进制计数器
数字电路设计姓名： ***学号： ****************** 班级：电信 111专业：电子信息科学与技术一．设计题目二十四进制计数器的设计二．设计要求（1）要求学生掌握74系列的芯片和LED的原理和使用方法。
（2）熟悉集成电路的使用方法，能够运用所学的知识设计一规定的电路。
三．设计任务（1）完成一个二十四进制的计数器。
（2）LED显示从00开始，各位计数从0—9，逢10 进1，是为计数0—5。
23显示后，又从00重新开始计数。
四．设计思路与原理（一）设计思路框图→→→→（二）LED简介LED是一种显示字段的显示器件，7个发光二极管构成七笔字形“8”，一个发光二极管构成小数点。
七段发光管分别称为a、b、c、d、e、f，g，构成字型“8”，如图（a）所示，当在某段发光二极管上施加一定的电压时，某些段被点亮发光。
不加电压则变暗，为了保护各段LED不被损坏，需外加限流电阻。
其真值表如下：（三）原件总汇表：计数器74LS00D(U7A,U7B)，74HC390N-6V(U3A,U6A),74LS47N(U1，U5)；与门：时钟脉冲：显示器：发光二极管：电感：电容：电源五．电路图仿真二十四进制计数器电路仿真六．心得体会通过这一次的数字电路设计，是我更深的了解到了数字电路的基础知识，电路分析与计算的方法。
利用仿真软件对电路进行一系列的分析仿真，更加抽象的将理论知识与实际电路结合在一起，加深了对数电一些基本定理的理解与运用。
虽然在这学期中，数字电子技术基础学的不是很好，但是在这次的课程设计中通过同学的帮组还是完成了。
虽然做的不是很好，但是从中也让我明白了：要想做好这个课程设计，就必须认认真真地去做，不要怕麻烦，遇到不懂的问题就要主动去问同学或者老师。
和查阅材料，保持着一个积极向上的心态，发挥我们自己的主观能动性和创造了才能让我们做的更好。
在这次课程设计中让我学到了很多东西，在经过我们一个学期的数字电子技术基础课后，我们已经对数字电子技术有一定的了解，让我们有了一定的基础可以独立完成数字电子技术基础课程设计了，不过当中还是遇到许多不懂的问题。
eda计数器课程设计
eda计数器课程设计一、课程目标知识目标：1. 让学生理解EDA计数器的基本概念，掌握计数器的工作原理；2. 学会使用EDA工具进行计数器的设计、仿真和验证；3. 了解计数器在不同领域中的应用，如数字信号处理、通信系统等。
技能目标：1. 培养学生运用所学知识，独立设计简单的EDA计数器电路；2. 提高学生分析、解决计数器设计过程中遇到问题的能力；3. 培养学生运用EDA工具进行电路仿真和验证的能力。
情感态度价值观目标：1. 激发学生对电子设计自动化（EDA）技术的兴趣，培养其主动学习的积极性；2. 培养学生团队合作精神，学会与他人共同解决问题；3. 增强学生的创新意识，鼓励他们勇于尝试、不断探索。
课程性质：本课程为电子技术专业课程，旨在让学生掌握EDA计数器的设计与应用。
学生特点：学生具备一定的电子技术基础知识，对EDA技术有一定了解，但实际操作能力有待提高。
教学要求：结合学生特点和课程性质，注重理论与实践相结合，强化实践操作，提高学生的实际动手能力。
通过本课程的学习，使学生能够将所学知识应用于实际电路设计中，培养具备创新精神和实践能力的电子技术人才。
教学过程中，注重分解课程目标为具体学习成果，以便进行教学设计和评估。
二、教学内容1. 计数器原理及分类：介绍计数器的基本概念、工作原理，以及同步、异步计数器等不同类型的计数器；教材章节：第二章第二节2. EDA工具使用：讲解如何使用EDA工具（如Multisim、Proteus等）进行计数器的设计、仿真和验证；教材章节：第三章第一节3. 计数器设计方法：介绍基于触发器和门电路的计数器设计方法，以及如何优化计数器设计；教材章节：第四章4. 计数器应用案例分析：分析计数器在数字信号处理、通信系统等领域的应用案例；教材章节：第五章5. 实践操作：指导学生进行EDA计数器的设计、仿真和验证，培养学生的实际操作能力；教材章节：第六章6. 课程总结与拓展：对本章内容进行总结，引导学生思考计数器的未来发展及其在新兴领域的应用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
E D A技术实践课程设计--24进制计数器-CAL-FENGHAI.-(YICAI)-Company One1东北石油大学EDA技术实践课程设计年 7月 25日EDA技术实践课程设计任务书课程 EDA技术实践课程设计题目 24进制计数器专业电气工程及其自动化姓名学号主要内容：1.熟练掌握Quartus II软件的使用。
2.熟练掌握在QuartusII平台上用原理图或者VHDL语言进行电路设计的方法。
3.学会用例化语句对EDA电路设计中顶层电路进行描述。
基本要求：1.熟悉仿真开发软件Quartus II的使用；2.根据功能要求，用原理图或文本输入方式完成设计；3.用Quartus II做波形仿真调试；4.下载至EDA试验仪调试设计。
主要参考资料：[1]潘松，黄继业. 《EDA技术实用教程》［M］.北京：科学出版社，2002.[2]卢杰，赖毅. 《VHDL与数字电路设计》［M］.北京：科学出版社，2001.[3]张明. 《Verilog HDL实用教程》［M］.成都：电子科技大学出版社，1999.[4]郑家龙，王小海，章安元.《集成电子技术基础教程》［M］.北京：高等教育出版社，2002.[5]王金明，杨吉斌. 《数字系统设计与Verilog HDL》［M］.北京：电子工业出版社，2002.完成期限指导教师专业负责人年 7 月18日目录1设计 (1)2方案选择与电路原理图的设计 (1)2.124进制计数器的基本原理 (1)2.2设计流程图 (1)2.3原理图 (1)374LS161元件说明 (2)3.1 简介 (2)3.274ls161管脚图与介绍 (2)3.374ls161功能表 (3)3.474ls161主要特点 (3)4设计过程 (4)4.1新文件的建立 (4)4.2宏功能模块的使用 (5)4.3普通元件的添加 (8)4.4 电路连接 (9)5功能仿真 (9)6出现的问题及调试方法 (11)7总结 (11)参考文献 (12)附录VHDL语言编写的该程序清单 (13)1 设计设计一个二十四进制计数器，计数状态从0~23，要求有译码显示。
2 方案选择与电路原理图的设计2.1 24进制计数器的基本原理用两个74ls161为主，其中一个为输出结果的低四位，另一个为输出结果的高4位，低四位从0000到1001（即十进制的九）然后置0000 并且高四位加1，如此到高四位为0010，第四位为0011，这时计数到23，进位信号输出1，同时8位输出同时置0；2.2 设计流程图图2.1 设计流程图2.3 原理图由采用两个74ls161和一个与非门构成的最基本的24进制计数器。
图2.2 24进制计数器原理图3 74LS161元件说明3.1 简介74LS161是常用的四位二进制可预置的同步加法计数器，它可以灵活地运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能3.274ls161管脚图与介绍管脚图介绍：时钟CP和四个数据输入端P0~P3清零/MR使能CEP，CET置数PE数据输出端Q0~Q3以及进位输出TC. (TC=Q0·Q1·Q2·Q3·CET)图3.1 74ls161管脚图图3.2 74ls161的逻辑符号3.374ls161功能表表3-1 74ls161功能表从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。
当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。
而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。
74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。
合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。
3.474ls161主要特点（1）异步清零功能当CR＝0时，不管其他输人端的状态如何（包括时钟信号CP），4个触发器的输出全为零。
（2）同步并行预置数功能在CR＝1的条件下，当LD＝0且有时钟脉冲CP的上升沿作用时，D3，D 2，D1，D0输入端的数据将分别被Q3～Q0所接收。
由于置数操作必须有CP脉冲上升沿相配合，故称为同步置数。
（3）保持功能在CR=LD＝1的条件下，当T*P＝0时，不管有无CP脉冲作用，计数器都将保持原有状态不变（停止计数）。
（4）同步二进制计数功能当CR＝LD＝P＝T＝1时，74LS161处于计数状态，电路从0000状态开始，连续输入16个计数脉冲后，电路将从1111状态返回到0000状态，状态表见表2。
（5）进位输出C当计数控制端T＝1，且触发器全为1时，进位输出为1，否则为0。
4设计过程4.1新文件的建立建立新项目工程，方法如右图点击：【File】菜单，选择下拉列表中的【New Project Wizard...】命令，打开建立新项目工程的向导对话框。
从File菜单中选择【New…】命令，或直接点击常用工具栏的第一个按钮，打开新建设计文件对话框，如下图。
选择【Block Diagram/Schematic File】，点击OK，即进入原理图编辑界面。
图图4.1 新建工程项目图4.2 新建设计文件4.2 宏功能模块的使用双击原理图编辑窗口，在弹出的元件选择窗口的“Libraries”栏中选择“arithmetic”中的lpm_counter元件，如下图所示,图4.3 新增宏模块对lpm_counter元件的各种参数进行选择，定制适合设计需要的模块，NEXT。
在“How wide should the ‘q’ output bus be?”此处输入“4”位;并选择“Up only”(为双边沿有效 ),NEXT。
图4.4参数界面1选择计数器的类型:Plain binary（二进制）Modulus（任意模值）”；在“Do you want any optional additional ports?”栏中可以为定制的lpm_counter选择增加一些输入输出端口，如“Clock Enable（时钟使能）”、“Carry-in（进位输入）”、“Count Enable（计数器使能）”和“Carry-out（进位输出）”。
图4.5参数界面2弹出定制lpm_counter元件对话框5。
可为计数器添加同步或者异步输入控制端口，如“Clear（清除）”、“Load（加载）”和“Set（设置）”。
如果不要添加这些端口，直接单击“Next>”按钮即可。
图4.6参数界面3另一种方法：直接双击原理图的任一空白处，会弹出一个元件对话框。
在Name 栏目中输入 74161 ，我们就得到一个四位二进制计数器。
图4.7 74ls161完成品4.3 普通元件的添加双击原理图的任一空白处，会弹出一个元件对话框。
在 Name 栏目中输入and2，我们就得到一个2输入的与门。
点击 OK 按钮，将其放到原理图的适当位置。
重复操作，放入另外两个2输入与门。
也可以通过右键菜单的 Copy 命令复制得到。
图4.8普通元件的添加双击原理图的空白处，打开元件对话框。
在 Name 栏目中输入 Input , 我们便得到一个输入引脚。
点击 OK 按钮，放入原理图。
同理，在 Name 栏目中输入output ，我们会得到一个输出引脚。
图4.9输入引脚的添加4.4 电路连接把所用的元件都放好之后，开始连接电路。
将鼠标指到元件的引脚上，鼠标会变成“十”字形状。
按下左键，拖动鼠标，就会有导线引出。
根据我们要实现的逻辑，连好各元件的引脚。
图4.10 完成品5功能仿真在【File】菜单下，点击【New】命令。
在随后弹出的对话框中，切换到【Other Files】页。
选中【Vector Waveform File】选项，点击 OK 按钮。
图5.1 打开仿真菜单在【Edit】菜单下，点击【Insert Node or B us…】命令，或在下图Name列表栏下方的空白处双击鼠标左键，打开编辑输入、输出引脚对话框。
在上图新打开的对话框中点击【Node Finder…】按钮，打开【Node Finder】对话框。
点击【List】按钮，列出电路所有的端子。
选中 in1信号，在 Edit 菜单下，选择【Value => Clock…】命令。
或直接点击左侧工具栏上按钮。
在随后弹出的对话框的Period栏目中设定参数，点击 OK 按钮。
随后重复设置。
图5.2 引脚设置对话框将软件的仿真模式修改为“功能仿真”模式.开始功能仿真，在【Processing】菜单下，选择【Start Simulation】启动仿真工具，或直接点击常用工具栏上的按钮。
仿真结束后，点击确认按钮。
观察仿真结果，对比输入与输出之间的逻辑关系是否符合电路的逻辑功能。
图5.3 24进制计数器波形图6出现的问题及调试方法作为第一次使用Quartus软件的我们来说，出现了诸多问题，现列出主要问题如下：第一个问题是发现采用原理图法输出结果并不是24进制的计数器输出的波形，经过检查是由于芯片引脚接反了，改正引脚揭发后输出结果完全正确。
输出波形为24进制波形图。
另外一个出现的问题是元件的虚接，原因自然是对QuartusII软件的了解不够充分，使用不熟练，有待加强。
7 总结本课程设计就24进制计数器进行原理图设计，使用QUARTUS II软件进行了仿真，验证了设计的合理性和可行性。
具体内容包括：1、设计了24进制计数器系统的主电路和控制电路，包括74LS161集成块的构造、各种与非门，与门器件之间的连接等等．．．．．．；2、根据设计任务指标计算了各部分系统参数，并进行了相应元件选取，在我的设计过程中共使用了两块74LS161集成块与一些门电路构成；3、利用QUARTUS II软件进行了仿真，仿真结果表明：该计数器可以正常运行；4、电路没有特别新颖的地方，属于最简单的24进制计数器类型。
参考文献[1]潘松，黄继业. 《EDA技术实用教程》［M］.北京：科学出版社，2002.[2]卢杰，赖毅. 《VHDL与数字电路设计》［M］.北京：科学出版社，2001.[3]张明. 《Verilog HDL实用教程》［M］.成都：电子科技大学出版社，1999.[4]郑家龙，王小海，章安元.《集成电子技术基础教程》［M］.北京：高等教育出版社，2002.[5]王金明，杨吉斌. 《数字系统设计与Verilog HDL》［M］.北京：电子工业出版社，2002.附录 VHDL语言编写的该程序清单module ls161(Q,RCO,D,ET,EP,LOAD,CLR,CLK); output [3:0] Q;output RCO;input [3:0]D;input LOAD,ET,EP,CLR,CLK;reg [3:0]Q;wire EN;assign EN = ET&EP;always @(posedge CLK or negedge CLR)beginif(!CLR)Q = 4'b0000;else if(!LOAD)Q = D;else if(EN)beginif(Q==9)Q = 0;elseQ = Q+1;endendassign RCO = ((Q==4'b1001)&EN)1:0; endmodulemodule XS7D(DIN,DOUT);input [3:0]DIN;output [6:0]DOUT;reg [6:0] DOUT;always @(DIN)begincase(DIN)0:DOUT = 7'b1000000;1:DOUT = 7'b1111001;2:DOUT = 7'b0100100;3:DOUT = 7'b0110000;4:DOUT = 7'b0011001;5:DOUT = 7'b0010010;6:DOUT = 7'b0000010;7:DOUT = 7'b1111000;8:DOUT = 7'b0000000;9:DOUT = 7'b0010000;endcaseendendmodulemodule COUNT24(QL,QH,CLK,RRCO);output [6:0] QL,QH;output RRCO;input CLK;wire [3:0] Q1,Q2;wire RCOL,RCOH,RRCO,LOADL,LOADH,EN,LOAD;wire [3:0]D1,D2;wire VCC,GND;assign D1 = 4'b0000,D2 = 4'b0000,VCC = 1,GND = 0;ls161u1(.Q(Q1),.RCO(RCOL),.D(D1),.ET(VCC),.EP(VCC),.LOAD(LOAD),.CLR(VCC),.CLK(C LK));ls161u2(.Q(Q2),.RCO(RCOH),.D(D2),.ET(EN),.EP(EN),.LOAD(LOADH),.CLR(VCC),.CLK(CL K));XS7D u8(.DIN(Q1),.DOUT(QL));XS7D u9(.DIN(Q2),.DOUT(QH));nand u3(LOADL,Q1[3],Q1[0]);nand u4(LOADH,Q2[1],Q1[0],Q1[1]);not u5(EN,LOADL);and u6(LOAD,LOADL,LOADH);not u7(RRCO,LOADH);endmodule东北石油大学课程设计成绩评价表指导教师：年月日。