数字电路加法运算电路
数字电路课程设计之加减法运算电路设计(1)
设计资料1加减法运算电路设计1．设计内容及要求1.设计一个4位并行加减法运算电路，输入数为一位十进制数，且作减法运算时被减数要大于或等于减数。
2.led 灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。
3.提出至少两种设计实现方案，并优选方案进行设计2.结构设计与方案选择2.1电路原理方框图电路原理方框图如下→ →图1-1二进制加减运算原理框图如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
即：若选择加法运算方式，则（1001）2+（0111）2=（10000）2 十进制9+7=16置数开关选择运算方式加法运算电路减法运算电路译码显示计算结果显示所置入的两个一位十进制数并在七段译码显示器上显示16.若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2 并在七段译码显示器上显示02.2.2加减运算电路方案设计2.2.1加减运算方案一如图2-2-1所示：通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U13和U15分别显示所置入的两个数。
数A 直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S6——S9，通过开关S6——S9控制数B的输入。
当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关S1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B （反码）+1，实际上其计算的结果为S=A-B完成减法运算。
加法运算电路讲解
加法运算电路讲解
加法运算电路是一种用于进行数字加法运算的电路。
它由逻辑门和加法器组成，可以将两个数字进行加法运算并输出结果。
下面是一个基本的加法运算电路的讲解：
1. 输入：加法运算电路有两个输入，即要相加的两个数字。
每个数字都是由多个二进制位组成的，所以输入的每一位将作为电路中的一个输入。
2. 加法器：加法器是加法运算电路的核心部分，它负责执行数字相加的运算。
常用的加法器有全加器和半加器。
全加器可以将两个二进制位加上进位位，得到一个和位和一个进位位。
半加器只能处理两个二进制位的和位，无法处理进位位。
3. 进位位：进位位用于处理数字相加时的进位。
在加法运算中，当两个二进制位相加得到的和大于等于2时，就会产生一个进位。
进位位是从低位到高位依次传递的。
4. 输出：加法运算电路的输出是两个数字相加的结果。
输出将由多个二进制位组成，每个位对应输入的一位。
总结起来，加法运算电路通过加法器对输入的两个数字进行相加，同时处理进位位，最终输出结果。
这样的电路可以用于各种数字计算，例如计算机中的算术运算。
4位加减法并行运算电路(包括拓展8位)
4位加减法并行运算电路(包括拓展8位)二○一二～二○一三学年第一学期电子信息工程系脉冲数字电路课程设计报告书班级：电子信息工程(DB)1004班课程名称：脉冲数字电路课程设计学时： 1 周学生姓名：学号：指导教师：廖宇峰二○一二年九月一、设计任务及主要技术指标和要求➢ 设计目的1. 掌握加/减法运算电路的设计和调试方法。
2. 学习数据存储单元的设计方法。
3. 熟悉集成电路的使用方法。
➢ 设计的内容及主要技术指标1． 设计4位并行加/减法运算电路。
2． 设计寄存器单元。
3． 设计全加器工作单元。
4． 设计互补器工作单元。
5． 扩展为8位并行加/减法运算电路（选作）。
➢ 设计的要求1． 根据任务，设计整机的逻辑电路，画出详细框图和总原理图。
2． 选用中小规模集成器件（如74LS 系列），实现所选定的电路。
提出器材清单。
3． 检查设计结果，进行必要的仿真模拟。
二、方案论证及整体电路逻辑框图➢ 方案的总体设计步骤一因为参与运算的两个二进制数是由同一条数据总线分时串行传入，而加法运算的时候需要两个数的并行输入。
所以需要两个寄存器分别通过片选信号，依次对两个二进制进行存储，分别在寄存器的D c B A Q Q Q Q 端口将两个4位二进制数变成并行输出； 步骤二 为了便于观察置入两个4位二进制数的数值大小，根据人们的习惯，在寄存器的输出端，利用两个七段译码器将二进制数转化为十进制数； 步骤三通过开关选择加/减运算方式；步骤四若选择加法运算方式，对所置入数送入加法运算电路进行运算；即：9)1001()0110()0011(222==+ 【十进制：963=+】又或：15)1111()0100()1011(222==+ 【十进制：15511=+】步骤五若选择减法运算方式，对所置入数送入减法运算电路进行运算；即：2)0010()0101()0111(222==- 【十进制：257=-】又或：10)1010()1101()0011(222=-=- 【十进制：10133-=-】步骤六为了便于观察最后的计算结果，以及对最后的计算结果的正确性能做出快速的判断，根据人们的习惯，同上，将计算出的结果输入七段译码器进行译码显示。
简单加减计算电路
简单加减计算电路简单加/减运算电路1 设计主要内容及要求1.1 设计⽬的：（1）掌握1位⼗进制数加法运算电路的构成、原理与设计⽅法；（2）熟悉QuartusII的仿真⽅法。
1.2 基本要求:（1）实现⼆进制数的加/减法；（2）设计加数寄存器A和被加数寄存器B单元；（3）实现4bit⼆进制码加法的BCD调整；（4）根据输⼊的4bitBCD编码⾃动判断是加数还是被加数。
1.3 发挥部分:（1）拓展2位⼗进制数（2）MC存储运算中间值；（3）结果存储队列；（4）其他。
2 设计过程及论⽂的基本要求2.1 设计过程的基本要求（1）基本部分必须完成，发挥部分可任选2个⽅向：（2）符合设计要求的报告⼀份，其中包括逻辑电路图、实际接线图各⼀份；（3）设计过程的资料、草稿要求保留并随设计报告⼀起上交；报告的电⼦档需全班统⼀存盘上交。
2.2 课程设计论⽂的基本要求（1）参照毕业设计论⽂规范打印，⽂字中的⼩图需打印。
项⽬齐全、不许涂改，不少于3000字。
图纸为A3，附录中的⼤图可以⼿绘，所有插图不允许复印。
（2）装订顺序：封⾯、任务书、成绩评审意见表、中⽂摘要、关键词、⽬录、正⽂（设计题⽬、设计任务、设计思路、设计框图、各部分电路及参数计算（重要）、⼯作过程分析、元器件清单、主要器件介绍）、⼩结、参考⽂献、附录（逻辑电路图与实际接线图）。
摘要当今的社会是信息化的社会，也是数字化的社会，各种数字化的电器与设备越来越普及，⼈们的⼤部分⽣活都依赖于这些数字化的设备。
⽽随着科技的发达，这些数字设备的功能越来越强⼤，程序越来越复杂。
但是我们都知道各种复杂的运算都是从简单的加减运算衍⽣出来的。
经过半学期的数字电⼦技术基础的学习，我们对数字电⼦技术的理论知识有了⼀定的了解。
在这个时刻，将理论结合实际的欲望，便显得更加迫切，⽽此时的课设安排正好可以帮助我们将理论结合实际，将梦想变成现实。
本次的简单运算电路是基于QuartusⅡ仿真软件⽽设计的，⽽每⼀个仿真软件都有它⾃⼰的特⾊与优缺点。
数字逻辑电路课程课程设计--简易加减计算器
摘要本次课程设计的任务是设计一个具有加减运算功能的简易计算器，并通过合适的方式来显示最后的计算结果。
此次设计电路的完成主要是利用简单的数字电路和电路逻辑运算来进行的。
简易加减计算器电路主要是对数据的输入与显示，数据的加减运算，数据的输出与显示三个主要的方面来设计研究完成的。
在输入电路的部分，我们通过开关的闭合与断开来实现数据的输入，开关闭合接入高电平“1”，断开接入低电平“0”。
而输入的数据将通过显示译码管以十进制的形式显示出来。
由于输入二进制的位数较多，我们采用个位十位分别输入的方式来简化电路。
加减运算电路则主要通过加法器来实现的。
设计电路时，我们将个位和个位、十位和十位分别接入一片加法器。
在进行加法运算时我们所选择的加法器是完全符合要求的，但是在进行减法运算时加法器就不能满足我们的设计要求了。
因此我们将减法转换为加法进行运算，运算时采用补码的形式。
在进行减法时通过异或门将减数的原码全部转换为补码，输入加法器中进行相加。
最后将进位信号加到十位的运算电路上就实现了加减法的运算电路。
在显示电路中，由加法器输出的数据是二进制码。
这些码可能表示超过十的数字，所以显示译码管就不能正确的显示出数字了。
此时要将二进制转化成BCD码，再将BCD 码送到显示译码管中就可以将计算所得的数字显示出来了。
概述1.1设计题目：简易加减计算器1.2设计任务和要求：1）用于两位以下十进制数的加减运算。
2）以合适的方式显示输入数据及计算结果。
1.3设计方案比较：方案一：输入十进制的数字，再通过编码器对十进制的数字进行编码，输出二进制的数据。
运用显示译码器对输入的数字以十进制的形式进行显示。
在进行加减计算的时候将二进制数字运用数模转换，然后再进行相加减。
然后将这些模拟信号再次转换成数字信号转换成数字信号，再将数字信号输入到显示译码管中来显示数剧。
这个方案中要进行数模转换和模数转换所需要的电路器件有些复杂，并且转换的时候需要很长的时间，而且转换以后数值的精度不高。
verilog assign 加法
verilog assign 加法Verilog是一种硬件描述语言，用于描述数字逻辑电路的行为和结构。
在Verilog中，assign语句用于将一个变量或表达式赋值给另一个变量。
本篇文章将围绕Verilog的assign语句展开讨论，并介绍一些常见的加法电路实现。
在数字电路中，加法是最基本的运算之一。
在Verilog中，我们可以使用assign语句来实现加法运算。
assign语句使用“=”符号将一个表达式赋值给一个变量。
例如，我们可以使用assign语句将两个输入变量相加，并将结果赋值给一个输出变量。
下面是一个简单的例子，展示了如何使用assign语句实现加法运算：```verilogmodule adder(input wire [3:0] a, input wire [3:0] b, output wire [4:0] sum);assign sum = a + b;endmodule```在这个例子中，我们定义了一个名为adder的模块，该模块具有两个4位输入变量a和b，以及一个5位输出变量sum。
使用assign 语句，我们将输入变量a和b相加，并将结果赋值给sum。
需要注意的是，输入变量和输出变量的位宽需要匹配。
在这个例子中，我们使用了4位的输入变量和5位的输出变量，以确保能够处理溢出的情况。
除了简单的加法运算，我们还可以使用assign语句实现更复杂的加法电路，例如加法器和累加器。
下面是一个4位的全加器的例子：```verilogmodule full_adder(input wire a, input wire b, input wire cin, output wire sum, output wire cout);assign sum = a ^ b ^ cin;assign cout = (a & b) | (cin & (a ^ b));endmodule```在这个例子中，我们定义了一个名为full_adder的模块，该模块具有三个输入变量a、b和cin，以及两个输出变量sum和cout。
组合逻辑电路(半加器全加器及逻辑运算)
组合逻辑电路是数字电路中的一种重要类型，主要用于实现逻辑运算和计算功能。
其中，半加器和全加器是组合逻辑电路的两种基本结构，通过它们可以实现数字加法运算。
本文将详细介绍组合逻辑电路的相关知识，包括半加器、全加器以及逻辑运算的原理和应用。
一、半加器半加器是一种简单的数字电路，用于对两个输入进行加法运算，并输出其和及进位。
其结构由两个输入端(A、B)、两个输出端(S、C)组成，其中S表示和，C表示进位。
半加器的真值表如下：A B S C0 0 0 00 1 1 01 0 1 01 1 0 1从真值表可以看出，半加器只能实现单位加法运算，并不能处理进位的问题。
当需要进行多位数的加法运算时，就需要使用全加器来实现。
二、全加器全加器是用于多位数加法运算的重要逻辑电路，它能够处理两个输入以及上一位的进位，并输出本位的和以及进位。
全加器由三个输入端(A、B、Cin)和两个输出端(S、Cout)组成，其中Cin表示上一位的进位，S表示和，Cout表示进位。
全加器的真值表如下：A B Cin S Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1通过全加器的应用，可以实现多位数的加法运算，并能够处理进位的问题，是数字电路中的重要组成部分。
三、逻辑运算除了实现加法运算外，组合逻辑电路还可用于实现逻辑运算，包括与、或、非、异或等运算。
这些逻辑运算能够帮助数字电路实现复杂的逻辑功能，例如比较、判断、选择等。
逻辑运算的应用十分广泛，不仅在计算机系统中大量使用，而且在通信、控制、测量等领域也有着重要的作用。
四、组合逻辑电路的应用组合逻辑电路在数字电路中有着广泛的应用，其不仅可以实现加法运算和逻辑运算，还可以用于构建各种数字系统，包括计数器、时序逻辑电路、状态机、多媒体处理器等。
组合逻辑电路还在通信、控制、仪器仪表等领域得到了广泛的应用，为现代科技的发展提供了重要支持。
加法运算电路
加法运算电路是一种关键的数字电路，它被广泛应用于各种计算机和电子设备中，它可以对两个二进制数进行加法运算，并输出结果。
本文将详细介绍加法运算电路的工作原理以及它的基本设计和应用。
一、加法运算电路的工作原理加法运算电路是基于全加器的原理设计的，全加器是一种可以实现三个二进制数相加的电路，它包括两个输入和三个输出，分别是和值、进位以及输出值。
当两个二进制数相加时，进位信号是从高位到低位传递的，因此需要多个全加器级联使用，这样才能对两个多位二进制数进行加法运算。
二、加法运算电路的基本设计加法运算电路的基本设计需要满足以下要求：1、能够对两个二进制数进行加法运算；2、能够处理进位信号和溢出；3、具有高速和可靠的性能。
基于这些要求，加法运算电路可以采用不同的设计方法，其中最常见的是串行加法器和并行加法器。
串行加法器逐位相加，计算速度慢但结构简单，而并行加法器可以同时处理多位二进制数，因此计算速度快，但结构复杂。
三、加法运算电路的应用加法运算电路广泛应用于各种数字电路和计算机系统中，其中最常见的应用包括：1、算术逻辑单元：在计算机系统中，加法运算电路被设计为算术逻辑单元的一部分，负责处理整数和浮点数的加减法运算；2、信号处理：在音频和视频信号处理中，加法运算电路可用于对信号进行混合和平均；3、加密和解密：在信息安全和保密通信中，加法运算电路被广泛使用于各种加密和解密算法中。
四、总结加法运算电路是一种重要的数字电路，它可以对两个多位二进制数进行加法运算，并输出结果。
加法运算电路的设计需要考虑诸多因素，如计算速度、结构复杂度以及性能可靠性等。
在各种数字电路和计算机系统中，加法运算电路都有着广泛的应用。
加法运算电路
加法运算电路在计算机的数字电路中，加法运算电路占据了重要的地位，它是数据处理和信息流传输的基础，是电子计算机系统中最重要的硬件元件之一。
因此，加法运算电路应用广泛，具有极其重要的实际意义。
一般而言，加法运算电路是指在输入端接收两个或多个数字信号，在输出端输出这些数字信号的和的一种数字电路。
它主要由加法器、寄存器和其他相关电路组成。
在加法运算电路中，通常有加数、被加数和进位组成。
加法器的功能是将输入的加数和被加数相加，并将结果存储在寄存器中。
在实际应用中，加法运算电路的外形有很多种，如同步加法运算电路、异步加法运算电路等。
同步加法电路是一种输入，存储，输出顺序控制的加法运算电路，它通常采用移位寄存器和移位加法器，可以发出许多控制信号，以保证最高的运算速度。
而异步加法电路没有同步加法电路的移位功能，它只可以完成加，减，或者位移的功能。
加法运算电路的特点是精细、灵活，可以对输入的信号进行运算；它的优点是由于具有分数运算功能，可以将浮点数，容易实现加法运算，运算速度快，用电路实现友好度高，可以节省大量的空间。
然而，加法运算电路也有其缺点，由于加法运算电路的结构相对复杂，控制电路要求较高，容易出现运算错误；此外，加法运算电路也不能直接处理非数字信号，可以说，在许多方面，它的能力仍然受限。
尽管现有的加法运算电路存在这些缺点，但由于它在电子计算机系统中的重要作用，目前仍在积极开发新型加法运算电路。
在未来，加法运算电路肯定会发挥更大的作用，在更多的应用中发挥作用。
总之，加法运算电路是电子计算机系统中一种重要的电路，用于对数字信号进行加法运算，并实现数据处理和信息传递。
尽管它存在一些缺点，但它在当今的电子计算机系统中仍具有重要的实际意义。
数字电路加法运算电路设计方案
数字电路加法运算电路设计方案1 设计任务描述1.1 设计题目：加法运算电路1.2 设计要求1.2.1 设计目的(1) 掌握1位十进制加法运算电路的构成，原理和设计原理；(2)熟悉集成电路的使用方法。
1.2.2 基本要求(1) 设计键盘以及编码电路；(2) 设计加数寄存器A和被加数寄存器B单元；(3) 实现4bit二进制码加法的BCD调整；(3) 用数码管以十进制形式显示最后运算结果。
1.2.3 发挥部分(1) 拓展十进制减法；(2) MR存储运算中间值；(3)其他。
2 设计思路根据此次课程设计的要求，我设计的简单计算器包括两大部分：加法计算部分，减法计算部分。
其中加法计算部分由五个部分组成，键盘及编码电路、加数寄存器A和被加数寄存器B、加法运算电路、4bit二进制码加法的BCD调整和译码显示器。
减法计算部分和加法计算部分共用同一个键盘，其他部分由反相器，求补逻辑电路以及相应的译码显示器组成。
其中有几个难点：如何实现2位十进制和怎样利用寄存器把数据传输到加法器中。
因为经键盘及编码器输出的是2进制数，那么寄存器接受并输出的数据也是2进制数，所以加法器输出的数据应是8421BCD码，使显示装置最终显示十进制数。
因为1位十进制数的8421BCD码与二进制数表现形式相同，但2位十进制数的8421BCD码与二进制数不同，所以我设计的加法运算装置是由两个74S283N芯片来实现2位十进制数的输出。
原理是让第二个芯片的一个输入端接第一个芯片的输出端，另一个输入端进行对第一个芯片的运算结果进行判断，大于等于10时输入6即2进制数的0110，反之输入0。
输出结果即为2位十进制数的8421BCD码。
寄存器的设计是由一个74LS374N芯片和两个74S194N芯片组成的，其中两个74S194N 芯片并联后与74LS374N芯片串联。
74LS374N芯片的脉冲由键盘的数字键提供，使得按下数字键后该寄存器就存储输入的数字，并通过译码显示器显示。
四位并行加法器设计
四位并行加法器设计四位并行加法器是一种电子设计电路，可以执行四位二进制数的并行加法操作。
它由多个逻辑门和加法器组成，可以通过并行的方式同时对四位数进行加法计算，提高了计算速度。
本文将详细介绍四位并行加法器的设计原理和实现方法。
首先，我们需要了解二进制加法的原理。
在数字电路中，二进制加法器是一种能够对两个二进制数字进行相加运算的电路。
它的输入包括两个二进制数字和一个进位输入，输出是一个和结果和一个进位输出。
对于四位加法器来说，需要使用四个单独的加法器来执行每一位的加法运算。
每个加法器都有两个输入位和一个进位输入，以及一个和结果和一个进位输出。
这四个加法器可以并行地执行四位加法运算，从而提高计算速度。
接下来，我们将设计一个四位并行加法器的电路。
首先，我们需要一个四位完全加器。
一个四位完全加器可以由四个单独的全加器组成。
一个全加器是一种能够完成两个输入位和一个进位输入位的加法运算的电路。
它的输出包括一个和结果和一个进位输出。
为了实现四位并行加法器，我们可以将四个全加器按照并行的方式连接在一起，使得每个全加器的输入位和进位输入位都与相应的输入连接。
其中，第一个全加器的进位输入为0，其他三个全加器的进位输入位分别与前一个全加器的进位输出位相连。
这样，我们就可以实现四位加法运算。
在实际设计中，我们可以使用逻辑门和触发器来搭建完整的四位并行加法器电路。
首先，我们将使用逻辑门来实现全加器。
全加器的实现可以使用两个异或门、一个与门和一个或门来构建。
异或门用于计算两个输入位的和结果，与门用于计算两个输入位和进位输入位的交集，或门用于计算和结果的并集。
通过组合这些逻辑门，我们就可以构建一个完整的全加器。
接下来，我们将使用四个全加器和一些额外的逻辑门和触发器来构建四位并行加法器。
我们可以使用一个四输入的或门来进行四个全加器的和结果的合并。
为了实现进位输入位的传递，我们可以使用多级的触发器来实现。
具体的电路设计取决于具体的需求和实现方式。
加法器(Adder) 数电课件
2. 分析
半加器有两个输入：加数 、被加数Ai ；两个输出：B和i 输出 、进位输出 。
Si
Ci
3. 真值表
半加器的真值表如表4.2.1—1所示。
表4.2.1—1
4. 逻辑函数表达式
半加器的逻辑函数表达式为
Si Ai Bi Ai Bi Ai Bi Ci Ai Bi
5. 逻辑电路图
定
。
An1 An、2 L A2 A1 A0 Cn1Cn2 L C2C1C0
B和n1Bn给2出L，B便2可B1以B直0 接C确01
方法二
C0 P0C01 G0
C1 P1C0 G1
P1 P0C01 G0 G1
C2 P2C1 G2
P2 P1 P0C01 G0 G1 G2
图4.2.5—3 Ⅰ. 加减控制输入为0时，该电路实现加法运算； Ⅱ. 加减控制输入为1时，该电路实现减法运算（补码加法）。
返回
半加器的逻辑函数表达式为
Si Ai Bi Ai Bi Ai Bi Ci Ai Bi
5. 逻辑电路图
半加器的逻辑电路图如图4.2.1—1所示。
（公式4.2.1） （公式4.2.2）
图4.2.1—1
6. 逻辑符号
半加器的逻辑符号如图4.2.1—2所示。
图4.2.1—2
二、全加器（Full Adder）
依次递推可知，只要
定
。
An1 An、2 L A2 A1 A0 Cn1Cn2 L C2C1C0
B和n1Bn给2出L，B便2可B1以B直0 接C确01
四位超前进位加法器的逻辑电路图如图4.2.3—2所示。 图4.2.3—2
四、中规模集成加法器
1.8位可控加减法电路设计 2.4位先行进位电路设计 实验报告
1.8位可控加减法电路设计2.4位先行进位电路设计实验报告1.引言1.1 概述概述随着科技的发展，数字电路设计在计算机科学和电子工程领域中扮演着至关重要的角色。
本实验旨在设计并实现可控加减法电路和先行进位电路，以进一步提升数字电路设计的能力。
在本实验中，我们首先介绍了实验的目的和本文的结构。
接着，我们详细讲解了1.8位可控加减法电路设计的原理和电路图设计，并通过实验演示了其功能和性能。
随后，我们进一步介绍了2.4位先行进位电路设计的原理和电路图设计。
通过实验验证，我们展示了该电路在实际应用中的可靠性和高效性。
最后，我们总结了实验的结果，并分享了实验过程中的心得体会。
通过本次实验，我们不仅深入理解了可控加减法电路和先行进位电路的工作原理，还提升了自身的数字电路设计技能。
在本文中，我们将使用以下内容来阐述每个部分的主要思想和实验结果。
通过对这些内容的深入讨论，希望能够为读者提供一个清晰而全面的认识，以便更好地理解和应用可控加减法电路和先行进位电路的设计方法。
1.2文章结构【1.2 文章结构】本实验报告将分为以下几个部分进行描述和介绍。
首先，在引言部分，我们将对本实验的概述进行说明，介绍实验报告的结构以及实验的目的。
接下来，在第二部分中，我们将详细介绍1.8位可控加减法电路的设计原理。
这部分将涵盖所需的原理背景知识，并展示设计过程中所采用的方法和思路。
同时，我们将呈现电路图的设计，以便读者可以更直观地理解整个电路的实现方式。
第三部分将介绍2.4位先行进位电路的设计原理。
在这一部分中，我们将阐述该电路的工作原理和所采用的设计方案。
同样，我们还将提供对应的电路图设计，以帮助读者更好地了解电路的构成和工作方式。
在实验报告的最后一部分，我们将总结实验结果并得出结论。
在4.1实验结果总结中，将详细列举每个电路的实验结果，并对其性能进行评估和分析。
同时，我们将在4.2实验心得中分享我们在实验过程中的经验和感悟，包括遇到的问题、解决方案以及对未来可能的改进的展望。
算术运算电路
算术运算电路算术运算是数字系统的基本功能，更是计算机中不可缺少的组成单元。
本节介绍加法运算和减法运算的逻辑电路。
一、半加器和全加器1.半加器半加器和全加器是算术运算电路中的基本单元，它们是完成1位二进制数相加的一种组合逻辑电路。
两个1二进制的加法运算如下表所示，其中Ｓ表示和数Ｃ表示进位数。
由表中逻辑关系可见，这种加法运算只考虑了两个加数本身，而没有考虑由低位来的进位，所以称为半加。
半加器就是实现下面这个真值表关系的电路。
由真值表可得逻辑表达式运用逻辑代数，可将上式变换成与非形式根据这两个表达式可得由与非门组成的半加器：因为半加和是异或关系，所以半加器也可利用一个集成异或门和与门来实现：图中右边是半加器的代表符号。
2.全加器全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。
根据全加器的功能，可列出它的真值表：其中Ai和Bi分别是被加数及加数,Ci-1为相邻低位来的进位数，Si 为本位和数（称为全加和）。
以及Ci为向相邻高位的进位数。
为了求出Si和Ci的逻辑表达式，首先分别画出Si和Ci的卡诺图：为了比较方便地获得与－或－非的表达式，采用包围0的方法进行化简得：据此可以画出1位全加器的逻辑图：二、多位数加法器1.串行进位加法器若有多位数相加，则可采用并行相加串行进位的方式来完成。
例如，有两个４位二进制数A3A2A1A0和B3B2B1B0相加，可以采用两片内含两个全加器或1片内含４个全加器的集成电路组成，其原理图如下图所示：由图可以看出，每1位的进位信号送给下1位作为输入信号，因此，任1位的加法运算必须在低1位的运算完成之后才能进行，这种进位方式称为串行进位。
这种加法器的逻辑电路比较简单，但它的运算速度不高。
为克服这一缺点，可以采用超前进位等方式。
2.超前进位集成４位加法器74LS283由于串行进位加法器的速度受到进位信号的限制，人们又设计了一种多位数超前进位加法逻辑电路，使每位的进位只由加数和被加数决定，而与低位的进位无关。
加法和减法运算电路实验报告总结
加法和减法运算电路实验报告总结
加法和减法运算电路是数字电路中常见的基本电路之一。
本次实验主要目的是通过搭建加法器和减法器电路，实现两个二进制数的加法和减法运算。
通过本次实验，我学到了以下几点：
1. 加法器电路的原理：加法器电路是通过将两个输入数的每一位进行相加，然后进行进位运算，最后得到每一位的和。
根据加法器的不同类型（半加器、全加器等），我们可以得到不同位数的加法器电路。
2. 减法器电路的原理：减法器电路是通过将减数取反后与被减数相加，然后进行进位运算，最后得到每一位的差。
通常将减数进行取反可以简化运算过程。
3. 实验步骤：实验中我按照课本和实验要求进行了电路搭建工作。
首先，分别搭建了加法器和减法器电路，使用逻辑门和触发器实现了相关功能。
然后，通过给定的测试用例检验了电路的正确性。
4. 实验结果：实验中我得到了正确的加法和减法运算结果。
通过观察电路输出与预期结果的一致性，我验证了电路的正确性。
同时，我还注意到了电路的稳定性和可靠性。
5. 实验总结：通过本次实验，我对加法和减法运算电路有了更深入的理解。
我学会了如何搭建这些基本的数字电路，并且能够根据需求进行相应的扩展和改进。
在今后的学习和实践中，我将能够更好地应用这些原理和方法。
总之，本次实验使我对加法和减法运算电路有了更深刻的理解和掌握。
通过实际动手操作，我不仅获得了实验结果，还加深了对数字电路的理论知识的理解，为将来的学习和实践奠定了基础。
数字电路加法运算电路
1 设计任务描述1.1设计题目：加法运算电路1.2 设计要求1.2.1 设计目的(1) 掌握1位十进制加法运算电路的构成，原理和设计原理；(2)熟悉集成电路的使用方法。
1.2.2 基本要求(1) 设计键盘以及编码电路；(2) 设计加数寄存器A和被加数寄存器B单元；(3) 实现4bit二进制码加法的BCD调整；(3) 用数码管以十进制形式显示最后运算结果。
1.2.3 发挥部分(1) 拓展十进制减法；(2) MR存储运算中间值；(3)其他。
2 设计思路根据此次课程设计的要求，我设计的简单计算器包括两大部分：加法计算部分，减法计算部分。
其中加法计算部分由五个部分组成，键盘及编码电路、加数寄存器A和被加数寄存器B、加法运算电路、4bit二进制码加法的BCD调整和译码显示器。
减法计算部分和加法计算部分共用同一个键盘，其他部分由反相器，求补逻辑电路以及相应的译码显示器组成。
其中有几个难点：如何实现2位十进制和怎样利用寄存器把数据传输到加法器中。
因为经键盘及编码器输出的是2进制数，那么寄存器接受并输出的数据也是2进制数，所以加法器输出的数据应是8421BCD码，使显示装置最终显示十进制数。
因为1位十进制数的8421BCD码与二进制数表现形式相同，但2位十进制数的8421BCD码与二进制数不同，所以我设计的加法运算装置是由两个74S283N芯片来实现2位十进制数的输出。
原理是让第二个芯片的一个输入端接第一个芯片的输出端，另一个输入端进行对第一个芯片的运算结果进行判断，大于等于10时输入6即2进制数的0110，反之输入0。
输出结果即为2位十进制数的8421BCD码。
寄存器的设计是由一个74LS374N芯片和两个74S194N芯片组成的，其中两个74S194N芯片并联后与74LS374N芯片串联。
74LS374N芯片的脉冲由键盘的数字键提供，使得按下数字键后该寄存器就存储输入的数字，并通过译码显示器显示。
两个74S194N芯片的脉冲分别由键盘的+号和=号提供，分别存储加数与被加数并输入到第一个74S283N芯片中运算。
加法器工作原理
加法器工作原理
加法器是一种电路，用于将两个二进制数字相加。
它可以通过逻辑门电路实现。
加法器的工作原理如下：
1. 输入：加法器有两个输入端A和B，分别用来输入两个要相加的二进制数字。
另外，还有一个进位输入端Cin，用于输入上一位的进位。
2. 过程：加法器将A、B和Cin三个输入进行计算，生成两个输出：一个是相加结果的和位Sum，另一个是返位Carry（表示当前位是否有进位）。
a. 对于Sum位，使用异或门实现。
异或门的输出是两个输入中只有一个为1时为1，其他情况为0。
因此，将A和B作为异或门的输入，得到Sum。
b. 对于Carry位，使用与门和或门实现。
首先，使用与门将A和B作为输入，得到一个临时位。
然后，使用或门将A、B 和上一位的进位Cin作为输入，得到最终的Carry。
3. 输出：加法器的输出有两个：Sum和Carry。
Sum表示相加的结果，Carry表示相加的过程中是否有进位。
a. Sum位就是异或门的输出。
b. Carry位就是通过前面的计算得到的最终Carry。
通过上述过程，加法器可以将两个二进制数字相加，并输出结果和进位。
4位加减法并行运算电路(包括拓展8位)
二○一二～二○一三学年第一学期电子信息工程系脉冲数字电路课程设计报告书班级：电子信息工程(DB)1004班课程名称：脉冲数字电路课程设计学时： 1 周学生姓名：学号：指导教师：***二○一二年九月一、设计任务及主要技术指标和要求➢ 设计目的1. 掌握加/减法运算电路的设计和调试方法。
2. 学习数据存储单元的设计方法。
3. 熟悉集成电路的使用方法。
➢ 设计的内容及主要技术指标1． 设计4位并行加/减法运算电路。
2． 设计寄存器单元。
3． 设计全加器工作单元。
4． 设计互补器工作单元。
5． 扩展为8位并行加/减法运算电路（选作）。
➢ 设计的要求1． 根据任务，设计整机的逻辑电路，画出详细框图和总原理图。
2． 选用中小规模集成器件（如74LS 系列），实现所选定的电路。
提出器材清单。
3． 检查设计结果，进行必要的仿真模拟。
二、方案论证及整体电路逻辑框图➢ 方案的总体设计步骤一 因为参与运算的两个二进制数是由同一条数据总线分时串行传入，而加法运算的时候需要两个数的并行输入。
所以需要两个寄存器分别通过片选信号，依次对两个二进制进行存储，分别在寄存器的D c B A Q Q Q Q 端口将两个4位二进制数变成并行输出；步骤二 为了便于观察置入两个4位二进制数的数值大小，根据人们的习惯，在寄存器的输出端，利用两个七段译码器将二进制数转化为十进制数；步骤三 通过开关选择加/减运算方式；步骤四 若选择加法运算方式，对所置入数送入加法运算电路进行运算； 即：9)1001()0110()0011(222==+ 【十进制：963=+】又或：15)1111()0100()1011(222==+ 【十进制：15511=+】步骤五 若选择减法运算方式，对所置入数送入减法运算电路进行运算；即：2)0010()0101()0111(222==- 【十进制：257=-】又或：10)1010()1101()0011(222=-=- 【十进制：10133-=-】步骤六 为了便于观察最后的计算结果，以及对最后的计算结果的正确性能做出快速的判断，根据人们的习惯，同上，将计算出的结果输入七段译码器进行译码显示。
数字电路算术运算
数字电路算术运算数字电路是现代计算机和电子设备的核心组成部分，它们用于执行各种算术运算。
算术运算是处理数字的基本操作，包括加法、减法、乘法和除法等。
数字电路通过逻辑门和触发器等基本元件组成，能够实现这些算术运算。
本文将详细介绍数字电路中的算术运算及其实现原理。
一、加法运算加法是最基本的算术运算之一，数字电路实现加法运算主要通过全加器来实现。
全加器是一个三输入一输出的电路，它可以将两个二进制位以及进位标志位相加得到一个和位以及进位输出。
在数字电路中，两个二进制位的加法运算可以通过级联多个全加器来实现。
每个全加器的输入由两个相对应的二进制位和上一个全加器的进位输出决定，输出则作为下一个全加器的进位输入。
二、减法运算减法是加法的逆运算，数字电路实现减法运算一般通过在加法运算的基础上做一些变换来实现。
常用的方法是采用补码进行减法运算。
在补码表示法中，正数和负数的表示方式略有不同。
正数的补码与原码相同，负数的补码是将对应正数的补码按位取反，再加1。
通过这种方式，减法运算可以转化为加法运算，即将被减数与减数的补码相加得到结果。
三、乘法运算乘法是多位数相乘得到另一个多位数的运算，数字电路实现乘法运算一般采用乘法器来实现。
乘法器是一个复杂的电路，通过将乘法转化为多次的移位和加法运算来实现。
在数字电路中，乘法运算可以采用“部分积”的形式进行。
具体步骤为：将乘数的每一位与被乘数相乘，然后将所得结果相加得到最终的积。
这个过程可以通过逐位与被乘数相乘并将乘积相加的方式实现。
四、除法运算除法是将一个数分为若干个相等或近似相等部分的运算，数字电路实现除法运算一般通过除法器来实现。
除法器是一个复杂的电路，它通过对除数和被除数进行移位、减法和比较等操作，逐步计算出商和余数。
在数字电路中，除法运算可以采用“长除法”的形式进行。
具体步骤为：先将除数与被除数进行比较，如果除数小于被除数，则商的对应位为0，之后将除数左移一位，再与被除数比较，直到比较结果大于被除数为止。
数字电路中加法器和减法器逻辑图分析
数字电路中加法器和减法器逻辑图分析1.加法器，减法器都是从一位的二进制数开始进行例题讲解，逐渐扩展到多位二进制位数之间的运算。
在设计逻辑电路的过程中，根据所描述的功能构建好真值表。
出题者喜欢要求读者用与或门，与或非门构建函数表达式。
它的原因在于依据真值表写函数表达式，最标准的就是最小项表达式。
以下小图的逻辑图来看与或门，我们的头脑中不能老是思维定势，认为输入就是两个，在实际生活中，输入应该非常多，远非两个，在逻辑符号中，要清楚地认识与非门的多输入的画法，将与门分成了好几格，每一格代表一个与门电路。
下小图可以写成AB+CD+EF（不认真考虑前面的输入），由细小的门集成为更大的门，将某一部分单独来看，它们就是一个整体，如（AB+CD+EF），体现在逻辑图中就是一个角。
如果从全图的角度看，在最后一级门电路中，每一个小整体代表着输出。
最后一级的与门中，有两个输入，有三个输入，这都是可以的，最多输入的个数是依照初始的输入的个数来定，不可能超过这个数，只可能少于这个数，因为对于某一输出而言，并非所有的输入对它都是有效的。
从最左边的所有输入，经过逻辑电路图，在最右边得到了所有的输出。
还有一点，这是与或表达式的逻辑图，如果在写逻辑表达式，包括化简变化函数式时，采用了不同于与或形式的表达式，那么最终得到的逻辑图就和下面的与或形式的逻辑图完全不一样。
2.一位的全减器是指，两个一位的二进制数之间进行减法运算。
全减器的特例就是半减器。
多位二进制减法器，是由加法电路构成的；在加法电路的基础上，减法与加法采用同一套电路，实现加减法共用。
3.这里的多位二进制数的减法，是指无符号数，为什么？将减法运算转换为加法运算，采用的是补数的方法完成的。
这就解释了为什么两者能共用一套电路，是不是减法在转换时，我们需要在加法电路的基础上进行一些小的扩展，来进行减法的补码转换？N反是每一位都取反，没有符号位，下式当中，A-B是减法，通过形式转化，将-B化为B反+1-2n，B是正数，A和B均为无符号数，通过补码的转变，我们成功的将-B变为了固定的-2n，但是这还是有减号，该怎么解决？仔细观察下面这张图，A和B是两个四位二进制数相减。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1 设计任务描述1.1设计题目：加法运算电路1.2 设计要求1.2.1 设计目的(1) 掌握1位十进制加法运算电路的构成，原理和设计原理；(2)熟悉集成电路的使用方法。
1.2.2 基本要求(1) 设计键盘以及编码电路；(2) 设计加数寄存器A和被加数寄存器B单元；(3) 实现4bit二进制码加法的BCD调整；(3) 用数码管以十进制形式显示最后运算结果。
1.2.3 发挥部分(1) 拓展十进制减法；(2) MR存储运算中间值；(3)其他。
2 设计思路根据此次课程设计的要求，我设计的简单计算器包括两大部分：加法计算部分，减法计算部分。
其中加法计算部分由五个部分组成，键盘及编码电路、加数寄存器A和被加数寄存器B、加法运算电路、4bit二进制码加法的BCD调整和译码显示器。
减法计算部分和加法计算部分共用同一个键盘，其他部分由反相器，求补逻辑电路以及相应的译码显示器组成。
其中有几个难点：如何实现2位十进制和怎样利用寄存器把数据传输到加法器中。
因为经键盘及编码器输出的是2进制数，那么寄存器接受并输出的数据也是2进制数，所以加法器输出的数据应是8421BCD码，使显示装置最终显示十进制数。
因为1位十进制数的8421BCD码与二进制数表现形式相同，但2位十进制数的8421BCD码与二进制数不同，所以我设计的加法运算装置是由两个74S283N芯片来实现2位十进制数的输出。
原理是让第二个芯片的一个输入端接第一个芯片的输出端，另一个输入端进行对第一个芯片的运算结果进行判断，大于等于10时输入6即2进制数的0110，反之输入0。
输出结果即为2位十进制数的8421BCD码。
寄存器的设计是由一个74LS374N芯片和两个74S194N芯片组成的，其中两个74S194N芯片并联后与74LS374N芯片串联。
74LS374N芯片的脉冲由键盘的数字键提供，使得按下数字键后该寄存器就存储输入的数字，并通过译码显示器显示。
两个74S194N芯片的脉冲分别由键盘的+号和=号提供，分别存储加数与被加数并输入到第一个74S283N芯片中运算。
最后通过译码显示器显示运算结果。
当对应数字的开关被按下后，译码器显示数字同时将数字存到寄存器中。
然后经过加法运算，对运算结果进行BCD调整，最后显示运算结果。
1 键盘及编码电路：用开关及电阻组成键盘部分，用10-4线BCD优先编码器74147及四个非门组成编码电路，实现将0-9转化成二进制数。
2 加数寄存器A和被加数寄存器B：由4位并行寄存器74LS175实现对数据的存储，用2个4双向模拟开关4066、开关及非门判断是将二进制数存储到加数寄存器A还是被加数寄存器B。
3 加法运算电路：用集成4位超前进位加法器74HC283对加数和被加数进行运算。
4 4bit二进制码加法的BCD 调整：用4位数值比较器74HC85对和进行比较、控制加法器是加0还是加6从而达到调整的目的。
5 译码显示器：将8421BCD码通过译码显示器转化成十进制数并显示出来。
3 设计方案4 各部分电路设计及参数计算4.1键盘部分电路的设计图4.1键盘部分电路本电路中的数字键盘与开关控制键盘的设计是利用一个5伏电压产生高电平端，另一端与地相接，当开关即数字键盘0到9被按下接通时，有低电平输入信号产生，另一方面由控制开关J1的断开与连接并先后储存两个信号（加数和被加数）进不同的寄存器A和B。
由编码器进行编码，进行接下来的程序。
4.2编码电路的设计图4.2.1编码电路图4.2.2 寄存器74LS374N与键盘连接电路图上图为74LS147N编码器，是低电平有效的器件，当在键盘上按下相应的按键时便会有相应的电信号输入到编码器中，编码器接收的电信号就会把其经过编码后输出8421BCD码，它由9个输入端和4个输出端构成数据传输，可以对1到9的数字进行编码。
4.3寄存器部分电路4.3.1寄存器74LS374N的电路设计及工作原理图4.3.1 寄存器74LS374N与键盘连接电路图在以上例图中，我们可以看到，74LS374N译码器由8个输入端、8个输出端、CP端及高阻态端构成。
这里我们用到了4个输入端、四个输出端及CP端，其中CP端与键盘的数字键相连接，输入端与编码器相连接。
当按下键盘的数字键时编码器把数据传输到寄存器中，同时数字键接通与断开的信号相当于一个脉冲使寄存器可以输出数据，即按哪个数字键寄存器就会同时输出那个数字的2进制数4.3.2寄存器74LS194N电路设计及工作原理在运算过程中，当我们通过键盘，用74LS374N把加数输出后，按下键盘的加号键（即开关J2），此时加数寄存器有了一个脉冲信号；把加数输出，使其进入加法器中；在74LS374N 将被加数输出后，按下等号键（即开关J11）,此时被加数寄存器得到一个脉冲信号把被加数输出到加法器中。
该电路图是两个开关控制元件4066BD和一个非门及两个寄存器组成的。
由于4双向模拟开关4066BD开关为高有效，工作电压在5伏以下，它由高电平控制，当按下加号时便会产生低电平，在经过非门控制便可以实现两个数据的分别储存。
它有4个开关来控制4个通道的传输与截止。
经过开关的选择处理最后把数据传给储存器。
寄存器74LS194N的作用为，实现加数与被加数的输出。
其构造如图4.3.2所示图4.3.2 寄存器74LS194N电路图4.4加法器74S283N的电路设计连接与BCD码的转换4.4.1 加法器的工作原理加法运算电路是加法运算电路的中心部分，它的线路图如下图4-4 加法电路加法运算电路的原理是将加数A与被加数B进行加法运算进行求和，过比较器将结果与九进行比较。
当结果小于或等于九的时候，我们不需要对其进行进行BCD调整。
此时可将二进制数进行加“0”。
如果结果大于九的时候，我们就需要对结果进行BCD调整，通过把二进制数进行加“6”来实现。
最后将调整过的结果用译码显示器显示输出。
此工作原理可具体为：加数与被加数经过74LS194N输出后进入首个加法器74S283N 中经过计算得出数字，此时另一个加法器需要判断得数是否大于等于10，所以需要在两个加法器中间建立一个门电路来判断得数。
如果得数大于等于10，经过门电路判断需要在另一个加法器输入6即0110，经过它的计算得出的数字即为本次运算的最终结果；如果小于10则不需要加6直接输出即可。
4.4.2 BCD码的转换C 0 d c b a L0 0 0 0 0 00 0 0 0 1 00 0 0 1 0 00 0 0 1 1 00 0 1 0 0 00 0 1 0 1 00 0 1 1 0 00 0 1 1 1 00 1 0 0 0 00 1 0 0 1 00 1 0 1 0 10 1 0 1 1 10 1 1 0 0 10 1 1 0 1 10 1 1 1 0 10 1 1 1 1 11 0 0 0 0 11 0 0 0 1 11 0 0 1 0 1加法电路真值表由该真值表经卡诺图可以得出：L=DC+DB。
由此我门可以对其进行8421BCD码的转换，如10的二进制码为1010 加六可得00010000。
我们可以看得出当得数大于等于十时我们可以对它加六来实现它的转换。
4.5译码显示电路4.5.1 译码显示电路的连接首先，我们要了解显示译码器的作用。
我们应用的是，DCD_HEX显示译码器，DCD_HEX 是将8421BCD码经过译码后以十进制数现实的装置。
译码显示电路的连接如图4.5所示图4.5.1 译码器与显示器的连接电路4.5.2 译码显示电路的工作原理译码就是把给定的代码进行翻译，变成相应的状态，用于驱动LED七段数码管，只要在它的输入端输入8421码，七段数码管就能显示十进制数字。
选用的译码器为7448N，输出高电平有效，接共阴极七段显示器。
当数据经加法器运算得出结果后，如果得数小于10则只在一个显示器里显示结果，另一个没有输出；如果得数大于等于10则在两个显示器里显示左后结果。
5 工作过程分析5.1加法工作过程在简单计算器运算加法过程中，如前第四部分工作原理所阐述的一样。
首先，，在键盘上按一个想要的数字，通过电阻电源的组合，将其转化为脉冲，输入到编码器中，将其转化为二进制数字。
然后，在加号，及开关的作用下，将被加数寄存在一个寄存器中。
输入加数，同样也寄存在另一个寄存器中。
两个数通过加法器运算，得出的数通过译码显示器显示出来。
当加法运算的结果经过数值比较器与二进制数“9”进行比较。
当结果小于或等于九的时候，我们不需要对其进行进行BCD调整。
当结果大于九的时候，我们就需要对结果进行BCD调整，通过把二进制数进行加六来达到。
最后将调整过的结果用译码显示器显示输出。
工作中运行出的结果如下：例如：4+7=11；图5.1.1 输入被加数4图5.1.2 输入加数7图5.1.3 得出结果115.2减法工作过程减法与加法在键入运算对象和寄存方式上类似，没有大体区别，只是在J11和J2等开关处并接开关J3，使其在寄存被减数和减数时起作用。
减法器主要有求补逻辑电路和相应的译码显示器构成。
其构造如下图所示：图5.2.1 输入加数7其工作过程如下：例如：8-5=3图5.2.2 输入被减数8图5.2.3 输入减数5图5.2.4 得出结果36 元器件清单7 主要元器件介绍7.1 10-4线BCD 优先编码器 741477.1.1 引脚图U174147NA 9B7C 6D143134152212111857463910图7.2 74LS374N 引脚图7.1.2功能表7.1.3 功能介绍74147为10-4线BCD 优先编码器，其功能是，把输入端代表“0”~“9”的这10个数字编码成BCD 码。
74147的编码输入有效电平为低电平，编码输出为BCD 反码。
由于它有优先编码功能，只要输入端有“0”输入（如果有多个输入端为“0”则以编号最大的输入端为准），输出端就输出与之对应的BCD 码的反码。
例如“3”“4”同时输入“0”，则按“4”进行编码，内部编码成BCD 码0100，输出则为BCD 的反码1011。
7.2 寄存器74LS374N7.2.1 引脚图U1674LS374N1D 32D 43D 74D 85D 136D 147D 178D 18~OC 1CLK111Q 22Q 53Q 64Q 95Q 126Q 157Q 168Q19图7.2 74LS374N 引脚图7.2.2 功能表7.2.3 功能介绍当～OC 接高电平时不管内部触发器为何值输出都为高阻状态即不输出。
当～OC 接低电平时，只有遇到脉冲的上升沿时才会输出，此时输出的数据为内部触发器的相应状态；没有脉冲时只暂存前一状态的数据。
7.3 寄存器74LS194N7.3.1引脚图U1074LS194N A 3B 4C 5D 6SL 7QA 15QB 14QC 13QD12SR 2~CLR 1S09S110CLK11图7.3 74LS194N 引脚图7.3.2 功能表7.3.3 功能介绍有4个输入端4个输出端，当S0、S1、～CLR 接高电平时，为并行寄存器。