数字电子技术 --第03章 组合逻辑电路组合逻辑电路的设计
合集下载
数字电子技术课件--第三章-组合逻辑电路
&
1
1
1
Ai
Bi
Ci-1
21
3. 集成全加器 双全加器
TTL：74LS183 CMOS：C661
VCC 2Ai 2Bi 2Ci-1 2Ci 2Si
VCC2A 2B 2CIn 2COn+1 2F
74LS183
1A 1B 1CIn 1F GND 1Ai 1Bi 1Ci-1 1Ci 1Si 地
VDD 2Ai 2Bi 2Ci-1 1Ci 1Si
与或式 C i A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 18
全加器（Full Adder）
卡诺图
Si BC A 00 01 11 10
0
1
1
11
1
最简与或式
Ci BC A 00 01 11 10
0
1
1
111
圈 “ 1 ” S i A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 C iA iB iA iC i- 1 B iC i- 1
输入变量：R（红） Y（黄） G（绿）
1 -- 亮 0 -- 灭
1 -- 有 输出变量： Z（有无故障） 0 -- 无
(2)卡诺图化简
YG
R 00 01 11 10
ZRYGRY 0 1
1
RGYG 1
111
列真值表
RYG Z 0001 0010 0100 0111 1000 1011 1101 1111
C3
超前进位电路
A3 B3
CI Σ
S3
A2 B2
CI Σ
S2
1
1
1
Ai
Bi
Ci-1
21
3. 集成全加器 双全加器
TTL：74LS183 CMOS：C661
VCC 2Ai 2Bi 2Ci-1 2Ci 2Si
VCC2A 2B 2CIn 2COn+1 2F
74LS183
1A 1B 1CIn 1F GND 1Ai 1Bi 1Ci-1 1Ci 1Si 地
VDD 2Ai 2Bi 2Ci-1 1Ci 1Si
与或式 C i A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 18
全加器（Full Adder）
卡诺图
Si BC A 00 01 11 10
0
1
1
11
1
最简与或式
Ci BC A 00 01 11 10
0
1
1
111
圈 “ 1 ” S i A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 A iB iC i- 1 C iA iB iA iC i- 1 B iC i- 1
输入变量：R（红） Y（黄） G（绿）
1 -- 亮 0 -- 灭
1 -- 有 输出变量： Z（有无故障） 0 -- 无
(2)卡诺图化简
YG
R 00 01 11 10
ZRYGRY 0 1
1
RGYG 1
111
列真值表
RYG Z 0001 0010 0100 0111 1000 1011 1101 1111
C3
超前进位电路
A3 B3
CI Σ
S3
A2 B2
CI Σ
S2
《数字电子技术基础》教学课件第3章 组合逻辑电路
&
A
&
&Y
B
&
解 ：1 ) 、根据逻辑图写输出逻辑表达式并化简
Y = AB •A • AB• B = AB • A + AB • B
= AA + B+ BA + B = AB + AB
2）、根据逻辑表达式列真值表
AB
Y
3）、由真值表分析逻辑功能
00
0
01
1
当AB相同时，输出为0
10
1
当AB相异时，输出为1 异或功能。 1 1
常用3线—8线译码器有74LS138
74LS138
逻辑符号（输出0有效）：
S1 S2 S3
A2 A1 A0
它能将三位二进制数的每个代码分别译成低电平。 当控制端S1S2S3=100 时，译码器处工作状态， 译码器禁止时，所有输出端都输出无效电平（高电平）。
3、综合 1）同理,四位二进制译码器为4线—16线译码器
Y1 = A1 A0 = m1
Y2 = A1 A0 = m2
Y3 = A1 A0 = m3
5）常用集成2线—4线译码器
74LS139： 双2线—4线译码器
Y13Y12Y11Y10 Y23Y22Y21Y20 74LS139
S1 A11 A10 S2 A21 A20
2、三位二进制译码器
三位二进制译码器即3线—8线译码器， Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
（3）化简。
得最简与—或表达式： L = AB + BC + AC （4）画出逻辑图。
如果，要求用与非门实现该逻辑电路， 就应将表达式转换成与非—与非表达式：
数字电子技术 第三章 组合逻辑电路
2021/6/10
23
3.2.2 二进制编码器
由于每次操作只有一个输入信号，即输入IR、IY、IG 具有互斥性，根据表3.5，将输出变量取值为1对应的输入 变量相加，可得输出Y1、Y0与输入IR、IY、IG之间的逻辑 关系表达式如下。
Y0 = IR + IG Y1 = IY + IG
对Y1、Y0两次取非，得
5. 断开开关S1、S2，观察发光二极管的发光情况，记 录观察到的结果。
2021/6/10
39
3.3.1 任务描述
图3.18所示是开关S1闭合、S2断开时，观察到的现象。
2021/6/10
图3.18 闭合S1、断开S2时观察到的现象
40
3.3.2 二进制译码器
1. 译码器的基本功能 二进制译码真值表如表3.11所示。
2021/6/10
27
3.2.2 二进制编码器
表中的“×”号表示：有优先级高的输入信号输入时， 优先级低的输入信号有输入还是无输入，不影响编码器的 输出。
2021/6/10
28
3.2.2 二进制编码器
3. 集成8线-3线优先编码器 集成8线-3线优先编码器74LS148、74LS348的引脚排 列完全相同，如图3.12（a）所示。
第四步，判断逻辑电路的逻辑功能。其方法是：根据
真值表进行推理判断。在实际应用中，当逻辑电路很复杂
时，一般难以用简明扼要的文字来归纳其逻辑功能，这时
就用真值表来描述其逻辑功能。
2021/6/10
7
3.1.2 组合逻辑电路的分析
2. 分析举例 【例3.1】 试分析图3.1所示电路的逻辑功能。
解：画出图3.1所示电路的逻辑图如图3.4所示。
数字电子技术基础——组合逻辑电路
解： 设输入4个分别为I0～I3，高电平有效； 输出为Y1Y0两位二进制代码。
真值表：
输入
输出
I3 I2 I1 I0 Y1 Y0 0001 0 0
0010 0 1
0100 1 0
1000 1 1
注意：编码器在任一时刻只能对一个输入信号进行编码。
输出表达式
Y1 I3I 2 I1 I0 I3 I 2 I1 I0 Y0 I3 I 2 I1 I0 I3 I 2 I1 I0
2．集成编码器
74LS148（74HC148）为TTL（CMOS） 8线-3线 优先编码器，两者电性能参数不同，但逻辑功能相同。
74LS148 74LS148
1 I4 2 I5
3 I6 4 I7
5 EI
6 Y2 7 Y1
8 GND
UCC 16 EO 15
GS 14 I 3 13
I 2 12 I1 11 I 0 10 Y0 9
端，低电平有效。当
时，译码器处于非工作状态，
输出为1111。当
时，译码器工作，对应每个代码仅
有一个输出端有效，从而识别四种不同的输入代码。
74LS138为3线-8线译码器
1 A0 2 A1 3 A2
4 G2A 5 G2B
6 G1
7 Y7
8 GND
74LS138
UCC 16
Y0 15 Y1 14 Y2 13 Y3 12 Y4 11 Y5 10 Y6 9
例 设计一个交通灯故障自动检测器，以实现红、黄、 绿三种灯的远程监控，要求用与非门实现。
解： （1）逻辑赋值。
输入：
红、黄、绿三种灯分别 用变量A、B、C表示，灯 亮为1，不亮为0。
输出：
数字电子技术基础-第三章--组合逻辑电路
三、静态冒险现象的消除方法
（一）加冗余项 （二）变换逻辑式，消去互补变量 （三）增加选通信号 （四）增加输出滤波电容 （五）引入封锁脉冲
四、动态冒险的定义
动态1冒险
动态0冒险
第四节 常用中规模集成组合逻辑模 块之一 编码器
一、普通编码器
（一）二进制普通编码器 例3-6 试设计一个4线-2线编码器电路，可将
（2）真值表见表所示，因为有4个输入变量， 所以真值表中共有16行，每行对应了一种变量取 值组合，根据题目中的叙述，其中12种变量取值 组合不会出现，所以视为无关项。
（二）二－十进制编码器——键控8421BCD码编码器
二、优先编码器
（一）优先编码器的定义与功能
例3-7 设计一个4线-2线优先编码器，任一时 刻必须有一个输入有效，但允许多个输入同时 有效。
解：（1）约定：输入为高电平有效，信息 有效用1表示，无效用0表示。4个信息分别 用I0、I1、I2、I3表示，2位代码用A1、A0表 示，且对应的关系为： I0的编码为00（左边 为A1、右边为A0）， I1的编码为01（左边为 A1、右边为A0）， I2的编码为10（左边为A1 、右边为A0），I3的编码为11（左边为A1 、 右边为A0 ）。 I0 、 I1 、 I2 、 I3的优先级依 次升高。
第三节 组合逻辑电路中的竞争冒险
前面在分析和设计组合逻辑电路时，考虑的是输 入信号、输出信号已经处于稳定的逻辑电平的情 况，没有考虑输入变化瞬间的情况。为了保证系 统工作的可靠性，有必要再讨论当输入信号逻辑 电平发生变化的瞬间电路的工作情况。
由于门电路存在延迟时间，在输入变化的瞬间， 在电路的输出端口可能会出现与我们的预期不一 样的尖峰脉冲，我们称这种情况为电路出现了冒 险。
第三章组合逻辑电路
第三章组合逻辑电路
（一）二进制译码器
八个译码输出的逻辑表达式：
每一个输出都对应着一种输入状态的组合， 所以也叫做状态译码器。
第三章组合逻辑电路
2． 3线-8线译码器 74HC138
1
第三章组合逻辑电路
利用74HC138的使能端E 2
，可以扩展译码器输入
的变量数。74HC138构成的4线-16线译码器。
第三章组合逻辑电路
74HC138所构成的八路数据分配器的逻辑框图
第三章组合逻辑电路
五、数据比较器
在数字系统中，经常需要对两组二进制数或二—十进制数进行 比较，用来比较两组数字的电路称为数字比较器。只比较两组数 字是否相等的数字比较器称同比较器。不但比较两组数是否相等， 而且还比较两组数的大小的数字比较器称大小比较器或称数值比 较器。下面只介绍数值比较器。
第三章组合逻辑电路
共阴极半导体7段数码管BS201
第三章组合逻辑电路
a）管脚排列图 b）内部接线图
共阳极LED数码管
第三章组合逻辑电路
a）管脚排列图 b）内部接线图
各段笔划的组合能显示出十进制数0～9及某些英文字母。 半导体数码管的优点是工作电压低（1.7～1.9Ｖ），体积小， 可靠性高，寿命长（大于一万小时），响应速度快（优于10ηs）， 颜色丰富等，目前已有高亮度产品，缺点是耗电比液晶数码管大， 工作电流一般为几毫安至几十毫安。
三位二进制编码器 a) 示意图 b) 内部原理图
第三章组合逻辑电路
三位二进制编码器真值表
三位二进制编码器有八个输入端（可与八个开关或其它逻 辑电路相连）和三个输出端，因此，它也称为8线-3线编码器。 三个编码器输出的逻辑表达式为：
第三章组合逻辑电路
（一）二进制译码器
八个译码输出的逻辑表达式：
每一个输出都对应着一种输入状态的组合， 所以也叫做状态译码器。
第三章组合逻辑电路
2． 3线-8线译码器 74HC138
1
第三章组合逻辑电路
利用74HC138的使能端E 2
，可以扩展译码器输入
的变量数。74HC138构成的4线-16线译码器。
第三章组合逻辑电路
74HC138所构成的八路数据分配器的逻辑框图
第三章组合逻辑电路
五、数据比较器
在数字系统中，经常需要对两组二进制数或二—十进制数进行 比较，用来比较两组数字的电路称为数字比较器。只比较两组数 字是否相等的数字比较器称同比较器。不但比较两组数是否相等， 而且还比较两组数的大小的数字比较器称大小比较器或称数值比 较器。下面只介绍数值比较器。
第三章组合逻辑电路
共阴极半导体7段数码管BS201
第三章组合逻辑电路
a）管脚排列图 b）内部接线图
共阳极LED数码管
第三章组合逻辑电路
a）管脚排列图 b）内部接线图
各段笔划的组合能显示出十进制数0～9及某些英文字母。 半导体数码管的优点是工作电压低（1.7～1.9Ｖ），体积小， 可靠性高，寿命长（大于一万小时），响应速度快（优于10ηs）， 颜色丰富等，目前已有高亮度产品，缺点是耗电比液晶数码管大， 工作电流一般为几毫安至几十毫安。
三位二进制编码器 a) 示意图 b) 内部原理图
第三章组合逻辑电路
三位二进制编码器真值表
三位二进制编码器有八个输入端（可与八个开关或其它逻 辑电路相连）和三个输出端，因此，它也称为8线-3线编码器。 三个编码器输出的逻辑表达式为：
第三章组合逻辑电路
电子教案《数字电子技术》 第三章(教案)第3章 组合逻辑电路
《数字电子技术》教案第3章组合逻辑电路3.1概述3.1.1组合逻辑电路的特点组合逻辑电路是指采用两个或两个以上基本逻辑门来实现更实用、更复杂逻辑功能的电路结构，其特点主要包括以下两点：（1）在逻辑功能上，组合逻辑电路在任意时刻的输出仅取决于该时刻的输入，与电路原来的状态无关。
（2）在电路结构上，组合逻辑电路中不能包含存储单元。
3.1.2组合逻辑电路的方框图及特点如图3-1所示为组合逻辑电路方框图。
图3-1 组合逻辑电路方框图组合逻辑电路基本构成单元为门电路，组合逻辑电路没有输出端到输入端的信号反馈网络，组合逻辑电路无记忆性，所以组合逻辑电路是无记忆性电路。
3.1.3 3种基本逻辑门及其表示在二值逻辑中，最基本的逻辑关系有3种，即与逻辑、或逻辑和非逻辑。
数字电路中实现这3种逻辑的电路分别称为与门电路、或门电路和非门电路。
1．与逻辑与逻辑是指一个逻辑事件的发生取决于几个条件，当这几个条件都满足时，这个事件就发生；否则就不发生。
如图3-3所示为与逻辑的逻辑电路符号，称为与门电路。
图3-3 与门逻辑符号或逻辑是指一个逻辑事件的发生取决于几个条件，只要这几个条件中有任何一个条件满足时，这个事件就发生；只有所有条件都不满足时，这个逻辑事件才不会发生。
如图3-5所示为或逻辑的逻辑电路符号，称为或门电路。
图3-5 或门逻辑符号3．非逻辑非逻辑是指逻辑事件的条件满足时，逻辑事件就不发生；条件不满足时，逻辑事件反而会发生。
如图3-7所示为非逻辑的逻辑电路符号，称为非门电路。
图3-7非门逻辑符号3.1.4由3种基本逻辑门导出的其他逻辑门及其表示1．与非门与非门是实现先“与”后“非”的数字单元电路，其逻辑函数表达式为：L AB。
如图3-8（a）所示为先“与”后“非”组合电路；图3-8（b）所示为与非门逻辑符号。
（a）先“与”后“非”组合电路（b）与非门逻辑符号图3-8 与非门组合电路及逻辑符号或非门是实现先“或”后“非”的数字单元电路，其逻辑函数表达式为：L A B=+。
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
数字电子电路技术 第三章 SSI组合逻辑电路的分析与设计 课件
表3-1 例3-1真值表
第四步：确定电路的逻 辑功能。
由真值表可知，三个变
量输入Ａ，Ｂ，Ｃ，只有两
个及两个以上变量取值为1 时，输出才为1。可见电路 可实现多数表决逻辑功能。
Ａ ＢＣ F ０ ００ ０ ０ ０１ ０ ０ １０ ０ ０ １１ １ １ ００ ０ １ ０１ １
１ １０ １
21.10.2020
h
11
2. 组合逻辑电路设计方法举例。
例3-3 一火灾报警系统，设有烟感、温感和 紫外光感三种类型的火灾探测器。为了防止误报警， 只有当其中有两种或两种以上类型的探测器发出火 灾检测信号时，报警系统产生报警控制信号。设计 一个产生报警控制信号的电路。
解：(1)分析设计要求，设输入输出变量并逻辑赋值；
用方法和应用举例。
21.10.2020
h
4
３.1 SSI组合逻辑电路的分析和设计
小规模集成电路是指每片在十个门以下的集成芯片。
3.1.1 组合逻辑电路的分析方法
所谓组合逻辑电路的分析，就是根据给定的逻辑 电路图，求出电路的逻辑功能。
1. 分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。
21.10.2020
h
18
对M个信号编码时，应如何确定位数N？
N位二进制代码可以表示多少个信号？
例：对101键盘编码时，采用几位二进制代码？ 编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N ≥M来确定位数N。
例：对101键盘编码时，采用了7位二进制代码 ASCⅡ码。27＝128＞101。
０１１１
１０００
１０１１
１１０１
１ １ １ １ 21.10.2020
数字电子技术 第3章 组合逻辑电路的分析和设计
3
组合逻辑电路的概念
YO1 Xi1 Xi2
Combina -tional Logic Circuit
YO2
Xin
YOm
4
组合逻辑电路的特性
⑴.组和逻辑电路可以 是多输入多输出逻 组和逻辑电路可以 辑电路； 辑电路； ⑵.输入变量只有“0”、“1”两种状态， 输入变量只有“ 、 两种状态， 输入变量只有 两种状态 因此n个输入变量有 种输入组和状态； 个输入变量有2 因此 个输入变量有 n种输入组和状态；
半价器电路符号
A A B
=1
S=A⊕B ⊕
S=A⊕B ⊕B B C=AB
C=AB
11
1.写出逻辑函数式 S=A ⊕ B C=AB
2.列出真值表 S-半加和数
A 0 0 1 1
B 0 1 0 1
S 0 1 1 0
C 0 0 0 1
C-进 位数
12
3.电路功能： 该电路可实现两个一位 二进制数相加功能，称为半 加器。
31
2.超前进位加法器
从图3.3.7上看到最终进位输出C4的产生 与两个因素有关: 1.本位数相加产生的进位， 2.低位进位的传输速度。 根据图3.3.6的进位输出原理，可以得到 超前进位加法器的前两位电路图（3.4.1）
32
图3.4.1
A1 B1 A0 B0
p1 g0 p0 C0
g1
S1
S0
14
2.设计举例： 下面用两个例子说明组合 逻辑电路的设计方法。
15
单输出组合逻辑电路的设计
例1：设计一个电路比较器。若两个4位二进制 数，A=A3A2A1A0和B=B3B2B1B0。 要求设计一组合逻辑电路对它们进行比较， 当两个数相同时，输出为‘1’，否则为‘0’
数字电子技术 第三章 组合逻辑电路.
输入变量：烟感A 、温感B，紫外线光感C； 输出变量：报警控制信号Y。 逻辑赋值：用1表示肯定，用0表示否定。
17
(2)列真值表； 把逻辑关系转换成数字表示形式；
真值表
Ａ ０ ０ ０ ０ １ １ １ １
Ｂ ０ ０ １ １ ０ ０ １ １
Ｃ ０ １ ０ １ ０ １ ０ １
Ｙ ０ ０ ０ １ ０ １ １ １
冒险：由于竞争的存在，使电路输出发生尖峰脉冲 的现象叫做冒险。
尖峰脉冲会使敏感的电路（如触发器）误动作， 因此，设计组合电路时要采取措施加以避免。
26
1. 竞争—冒险现象及其成因
静态时，Y 0
A
1 tpd A
& Y
Y=A A
动态，且tpd ≠0 时,Y=？
A A Y
tpd
tpd
结果，在t1—t2 时间内，电路 输出端产生了Y=1的尖峰脉冲，
Y
& & & &
A
B
C
D
10
[解] (1) 逐级写输出函数的逻辑表达式
W A AB AB B
Y X XD XD D
(2) 化简
X W WC WC C
W A AB AB B A B AB
X W C W C A B C AB C A BC ABC
Y X D X D ABC D ABC D ABC D ABC D ABCD ABCD ABCD ABCD
它不符合静态下Y= AA恒为 0 的逻辑关系。
t1t2
t3 t4
27
2、消除竞争冒险的方法
1) 修改逻辑设计
此方法是利用逻辑代数中的等式变换。在确保函 数值不变的条件下，对原逻辑函数式进行适当修改，以 消除竞争冒险。 如：
《数字电子技术》第3章 组合逻辑电路
Y1 I2 I3 I6 I7
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
数字电子技术基础简明教程课件第3章组合逻辑电路
逻辑门电路
01
02
03
简介
逻辑门电路是组合逻辑电 路的基本单元，用于实现 逻辑运算。
常用类型
包括与门、或门、非门、 与非门、或非门等。
工作原理
通过输入信号的组合，实 现特定的逻辑功能。
常用组合逻辑电路
01
02
03
04
编码器
将输入信号转换为二进制码的 电路。
译码器
将二进制码转换为输出信号的 电路。
易懂。
画逻辑图
根据化简后的逻辑表达 式，画出逻辑图，直观 地表示出电路的逻辑关
系。
组合逻辑电路的表示方法
逻辑函数表达式
用逻辑函数表达式表示电路的 逻辑关系，方便进行逻辑分析
和化简。
逻辑图
用逻辑图表示电路的逻辑关系 ，可以直观地看出电路的结构 和功能。
波形图
用波形图表示输入和输出信号 随时间变化的规律，有助于理 解电路的工作过程。
数据选择器
根据选择信号从多个输入信号 中选择一个输出信号的电路。
加法器
实现二进制加法的电路。
02
组合逻辑电路的分析
分析方法
列出真值表
根据输入变量的所有可 能取值组合，列出输出 函数的取值情况，形成
真值表。
写出逻辑表达式
根据真值表，利用逻辑 运算规则，写出输出函
数的逻辑表达式。
化简逻辑表达式
运用逻辑代数的基本定 律和运算规则，化简逻 辑表达式，使其更简洁
在通信系统中的应用
调制器
解调器
将低频信号调制到高频载波上，实现信号 的传输。
将调制后的高频信号解调为低频信号，实 现信号的还原。
编码器
译码器
将模拟信号转换为数字信号，便于传输和 处理。
数字电子技术第三章 组合逻辑电路
二进制译码器
常见的唯一地址译码器： 二—十进制译码器
显示译码器
代码变换器 将一种代码转换成另一种代码。
2线 - 4线译码器的逻辑电路 (分析）
例1 某火车站有特快、直快和慢车三种类型的客运列车进出， 试用两输入与非门和反相器设计一个指示列车等待进站的逻 辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。 列车的优先级别依次为特快、直快和慢车，要求当特快列车 请求进站时，无论其它两种列车是否请求进站，一号灯亮。 当特快没有请求，直快请求进站时，无论慢车是否请求，二 号灯亮。当特快和直快均没有请求， 而慢车有请求时，三号灯亮。
（1）列出功能表
输入
输出
（2）写出逻辑表达式
I0 I1 I2 I3 Y1 Y0 1 0000 0 ×1 0 0 0 1
Y1 = I2I3 +I3 Y0 = I1I2 I3 + I3
×× 1 0 1 0 ××× 1 1 1
（3）画出逻辑电路（略）
低
高
2 集成电路编码器
优先编码器CD4532的示意框图、引脚图
数字电路子基础
第三章 组合逻辑电路
3 组合逻辑电路
3.1小规模集成电路构成的组合电路 3.2中规模集成电路及应用 3.3组合逻辑电路中的竞争和冒险
关于组合逻辑电路
A =Z
B
1
C
=
L1
1
L2
组合逻辑电路的一般框图
A1 A2
L1 L2
组合逻辑电
An
路
Lm
结构特征:
Li = f (A1, A2 , …, An ) (i=1, 2, …, m)
1
C 1
& & Z
数字电路与逻辑设计第3章组合逻辑电路
（2）根据真值表，用卡诺图（图3-5 a）化简后，
可以得到该电路的逻辑函数表达式：
F AC BC AB
由于题目中没有特别要求以何种逻辑门 输出，所以可用与门和或门输出来实现 该逻辑功能，表达式形式无需转换。
（3）逻辑图 由化简后的表达式和真值 表可以看出，(图 3-5 b)即使该题的逻 辑电路图。
表 3-7 8线—3线编码器的真值表
因为任意时刻 I0 ～ I7 中只有一个值为“1”利 用约束项的知识把上述真值表化简后如表3-8 所示。
表 3-8 化简后的真值表
由真值表写出其对应的逻辑函数表达式：
Y2 I4 I5 I6 I7 I4I5I6I7 Y1 I2 I3 I6 I7 I2I3I6I7 Y0 I1 I3 I5 I7 I1I3I5I7
3) 将表达式转化成用“与非” 逻辑形式实 现的形式：
图3-9 （a）卡诺图 （b）逻辑电路
3.2 编码器
编码就是将特定的逻辑信号变换成 一组二进制的代码，而能够实现这种功 能的逻辑部件就称为编码器。编码器的 功能是将输入信号转换为对应的代码信 号，即是用输出的代码信号来表示相对 应的输入信号，以便于进行对代码进行 存储，传输及运算等处理。
FA A FB AB FC ABC FD ABCD
(3)由上述表达式可得其对应的优先编码逻辑 电路如图3-12所示。
图3-13 16线—4线优先编码器的逻辑电路
（2）根据列写出的逻辑问题的真值表，写出对应 的逻辑函数表达式。
（3）将得到的逻辑函数表达式进行变换和化简。 逻辑函数的化简可以利用我们前面所学习的代 数法或卡诺图法，从而得到逻辑函数的最简表 达式，对于一个逻辑电路，在设计时应尽可能 使用最少数量的逻辑门，逻辑门变量数也应尽 可能少用，还应根据题意变换成适当形式的表 达式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（3）根据要求，将上式转换为与非表达式： L0 I 0 L1 I 0 I1
L2 I 0 I1I 2 I 0 I1 I 2
（4）画出逻辑图：
L0
I0
&
&
&
L1
I1
&
I2
&
&
&
&
L2
例3.4.3：设计一个将余3码变换成8421码的组合逻辑电路。
解：（1）根据题目要求，列出真值表：
真值表
输入（余3码）
L3
A1
×× 0 ×
0 0 00 1 × × × A2 A3 0 0 10
A0
L2ห้องสมุดไป่ตู้
A1
×× 0 ×
0 0 10 0 × × × A2 A3 1 1 01
A0
L 3
A3 A2
A3 A1 A0
A3 A2
A3 A1 A0
L2 A2 A0 A2 A1 A0 A3 A1 A0 A2 A0 A2 A1 A0 A3 A1 A0
L 3
A3 A2
A3 A1 A0
A0
1
=1
（3）由逻辑表
A1
达式画出逻辑
A2
1
图。
1 A3
L0
L1 &
&
&
L2
&
&
&
L3
&
小结
1．组合逻辑电路的特点是，电路任一时刻的输出状态只决定于 该时刻各输入状态的组合，而与电路的原状态无关。组合电 路就是由门电路组合而成，电路中没有记忆单元，没有反馈 通路。
A3 A2 A1 A0
0 011 0 100 0 101 0 110 0 111 1 000 1 001 1 010 1 011 1 100
输出（8421码）
L3 L2 L1 L0
0 000 0 001 0 010 0 011 0 100 0 101 0 110 0 111 1 000 1 001
（2）用卡诺图进行化简。（注意利用无关项）
2．组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式→ 化简和变换逻辑表达式→列出真值表→确定功能。
3．组合逻辑电路的设计步骤为：根据设计求列出真值表→写出 逻辑表达式(或填写卡诺图) →逻辑化简和变换→画出逻辑图
00 0 1 0
ABC
L
000
0
001
0
010
0
011
1
A1 0 1 1 1
100
0
101
1
110
1
C
111
1
得最简与—或表达式：
A
L AB BC AC
B
（3）画出逻辑图:
C
&
&
≥1 L
&
（4）如果，要求用与非门实现该逻辑电路，就应将表 达式转换成与非—与非表达式：
L AB BC AC AB BC AC
L1
A1
×× 0 ×
0 1 01 0 × × × A2 A3 0 1 01
A0
L0
A1
×× 0 ×
1 0 01 1 × × × A2 A3 1 0 01
A0
L1 A1 A0 A0 A1 A1 A0 L0 A0
逻辑表达式：
L0 A0
L1 A1 A0
L2 A2 A0 A2 A1 A0 A3 A1 A0
信号控制电路。要求用集成门电路7400（每片含4个2输入端
与非门）实现。
真值表
解：（1）列真值表： （2）由真值表写出各输出
的逻辑表达式：
输入
I0 I1 I2
输出
L0 L1 L2
L0 I 0 L1 I 0 I1 L2 I 0 I1 I 2
000 1 ×× 01× 001
000 100 010 001
A
画出逻辑图。
B
C
&
&
&L
&
例3.4.2：设计一个电话机信号控制电路。电路有I0（火警）、I1 （盗警）和I2（日常业务）三种输入信号，通过排队电路分别 从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同 时有两个以上信号出现时，应首先接通火警信号，其次为盗
警信号，最后是日常业务信号。试按照上述轻重缓急设计该
3.2 组合逻辑电路的设计方法
设计过程的基本步骤：
实 际逻 辑 问题
真 值表
逻 辑表 达 式
化简 变换
最 简（ 或 最 合 理） 表 达式
逻 辑图
例3.4.1：设计一个三人表决电路，结果按“少数服从多数”的原则决定。
解：（1）列真值表：
三人表决电路真值表
（2）用卡诺图化简。 B BC
A 00 01 11 10