8086存储系统扩展设计
微机原理(杭州电子科技大学【4】8086系统结构[2-3]
![微机原理(杭州电子科技大学【4】8086系统结构[2-3]](https://img.taocdn.com/s3/m/3b8cd1f4f90f76c661371a65.png)
15:28
22
二、系统的复位与启动
【8086CPU时序】
① 复位信号：通过RESET引脚上的触发信号来引起8086系统复位和启
动，RESET至少维持4个时钟周期的高电平。
② 复位操作：当RESET信号变成高电平时，8086／8088CPU结束现行
操作，各个内部寄存器复位成初值。
标志寄存器
清零
指令寄存器 CS寄存器 DS寄存器 SS寄存器 ES寄存器
的比例倍频后得到CPU的主频，即： CPU主频 = 外频 × 倍频系数
⑥ PC机各子系统时钟(存储系统，显示系统，总线等)是由系统频率按 照一定的比例分频得到。
15:28
5
内频 550MHz Pentium III
倍频系数5.5
L1 Cache
L2 550MHz Cache
处理机总线 100MHz
微机原理与接口技术
第四讲
15:28
第二章 8086系统结构
内容提要
z微型计算机的发展概况 z8086CPU内部结构 z8086CPU引脚及功能 z8086CPU存储器组织 z8086CPU系统配置 z8086CPU时序
15:28
2
※有关概念介绍
z 主频，外频，倍频系数 z T状态 z 总线周期 z 指令周期 z 时序 z 时序图
总线操作
读存储器操作 (取操作数)
写存储器操作 (将结果存放到内存)
读 I/O 端口操作 (取 I/O 端口中的数)
写 I/O 端口操作 (往 I/O 端口写数)
中断响应操作
总线周期
存储器读周期 存储器写周期 I/O 端口读周期 I/O 端口写周期 中断响应周期
15:28
8086对存储器和io端口的编址方式
8086是intel公司推出的一款16位微处理器，它采用了20位位置区域总线，能够寻址1MB的内存空间。
在8086中，存储器和I/O端口的编址方式对于系统的设计和应用具有重要意义。
本文将围绕8086对存储器和I/O端口的编址方式展开深入探讨。
一、存储器的编址方式1. 实位置区域模式8086微处理器最初工作在实位置区域模式下，通过物理位置区域直接对存储器进行寻址。
在实位置区域模式下，8086可以访问的存储器空间为1MB，位置区域空间范围为0xxxx~0xFFFFF。
2. 分段位置区域模式为了克服实位置区域模式下1MB内存的局限性，8086引入了分段位置区域模式。
在分段位置区域模式下，8086通过段基址寄存器和偏移位置区域的组合来访问存储器，可以实现对更大容量的存储器进行访问。
3. 段基址寄存器在分段位置区域模式下，8086中的段基址寄存器包括CS（代码段寄存器）、DS（数据段寄存器）、ES（额外段寄存器）和SS（堆栈段寄存器），它们分别用来存放代码段、数据段、额外段和堆栈段的基址。
4. 偏移位置区域8086微处理器中，偏移位置区域用来表示段内的相对位置区域，它的范围为0~xxx。
5. 分段位置区域的形式在8086中，物理位置区域的计算方式为：物理位置区域=段基址×16+偏移位置区域。
通过这样的方式，8086可以实现对1MB范围内的存储器进行寻址。
二、 I/O端口的编址方式1. 端口编址方式8086微处理器通过端口编址方式来对I/O设备进行访问，I/O端口的位置区域空间范围为0~xxx。
2. IN指令和OUT指令8086微处理器提供了IN指令和OUT指令用于进行I/O端口的读写操作。
IN指令用于从指定端口读取数据，OUT指令用于向指定端口写入数据。
3. I/O端口位置区域的分配在8086系统中，I/O端口位置区域的分配由外围设备的制造商进行规划，保证不同的外围设备具有不同的端口位置区域，从而避免了位置区域冲突。
微机原理-第6章(2)
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样，也有20条地址总线，其寻 8086 CPU同 CPU一样 也有20条地址总线， 一样， 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的， 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的， 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成，另一个存储体由偶地址的存储单元(低字节)组成。 组成，另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体，后者称为偶地址的存储体。 前者称为奇地址的存储体，后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码，这种译码方法称为全 参加了译码，这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块
第03-1章. 80868088微处理器及其系统
3.1.1、8086／8088CPU的内部结构
执行单元（ Execute Unit ） 总线接口单元 （ Bus Interface Unit ）
8088的内部结构
AH BH CH DH AL BL CL DL SP BP SI DI
16位
地址 加法 器
∑
20位
通用 寄存器
CS DS SS ES IP 内部暂存器
PA的书写方式：
段地址：段内偏移
如：1121H : 2200H=11210+2200=13410H
已知CS=1055H，DS=250AH，ES=2EF0H， SS=8FF0H，DS段有一操作数，其偏移地址=0204H， 1)画出各段在内存中的分布 2)指出各段首地址 10550H CS 3)该操作数的物理地址=？
2.地址加法器和段寄存器
BIU中的地址加法器用来实现逻辑地址到物理地址的变换 8086采用了 “段加偏移”的技术。
15 0 15 0
逻辑地址
段基值
3 0
偏移量
0000
各段寄存器分别来存放确定各段的 起始地址的16位段地址信息
寻址单元的16位偏移地址
Σ
19 0
物理地址
物理地址
左移4位后的段寄存器的内容同时 送到地址加法器进行相加
CH DH CL DL
地址 加法 器
∑
20位
CS DS SS ES IP 内部暂存器
16位
输入/输出 控制电路 外 部 总 线
1 2
8位
3 4
把EU的操作结果存储 标志寄存器 到指定的M或I/O口。
执行部件 (EU)
指令队列
总线接口部件 (BIU)
微机原理课件第二章 8086系统结构
但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总 线是严格地按分时复用的原则进行工作的。 即：在一个总线周期内，首先利用总线传 送地址信息，然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令 只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所 要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令 队列前部取出指令的代码，然后译码、执行指令。在执 行指令的过程中，如果必须访问存储器或者I／O端口， 那么EU就会请求BIU，完成访问内存或者I／O端口的操 作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、 调用指令和返回指令时，由于待执行指令的顺序发生了 变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 （EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或 做减法时最高位出现借位，该位置1，反之为0。
第二章 8086系统
8086/8088微处理器的结构及指令执行的操作 过程 8086/8088微处理器的寄存器组织、存储器组 织、I/O组织、堆栈 8086/8088在最小模式下引脚功能 8086/8088微处理器在最小模式下的典型配置 8086的操作时序
第二章
8086/8088系统结构
2、物理地址和逻辑地址 8086系统中的每个存储单元在1M内存空间中的位 置可以用2个形式的地址来表示。 物理地址（实际地址、绝对地址）和逻辑地址。
物理地址：是用唯一的20位二进制数所表示的地 址，规定了1M字节存储体中某个具体单元的地址 。 CPU与存储器之间进行信息交换都需要提供的地 址，范围00000H—FFFFFH。
BP作基址寻址 SS 一般数据存取 源字符串 目的字符串 DS DS ES
5、8086存储器的分体结构 由于访问存储器的操作类型不同，BIU所使用的逻辑 地址来源也不同。 （1）存储体
15 00001 00003 00005 512KB× 8（位） 奇地址存储体 （A0=1） 512KB× 8（位） 偶地址存储体 （A0=0） 8 7 0 00000 00002 00004
数据DS、ES：存放数据和运算结果； 堆栈段SS：用来传递参数，保存数据和状态信息。
CS IP
0000
代码段
DS或ES
0000
数据段
SI、DI或BX
SS
0000 SP或BP
堆栈段 存储器
段寄存器和偏移地址寄存器组合关系
存储器分段的好处 （1）使指令系统中的大部分指令仅涉及16位偏移 地址，减少了指令长度，提高了程序的执行速度。 （2）为程序在内存中的浮动分配创造了条件。由 于程序可以浮动地装配在内存任何一个区域。这 使得多道程序和多任务程序能充分使用现有的存 储器容量。
基于8086架构的微型计算机设计与开发
基于8086架构的微型计算机设计与开发现今，计算机技术已经成为我们生活中难以分离的一部分。
然而早期的计算机尚不具备现代计算机的高效性和便携性，而微型计算机的开发与设计解决了这一问题。
本文将主要探讨基于8086架构的微型计算机的设计与开发。
一、微型计算机基础首先，让我们了解一下微型计算机的基础知识。
微型计算机是指整个计算机系统都能集成在微小的芯片内，而不是以大型电子设备形式存在。
通常来说，微型计算机只有一小块芯片，组成了CPU（中央处理器）、存储器、输入输出端口以及各种内外部设备控制器等。
其中，CPU是微型计算机的核心组件，负责执行计算机指令，支持数据存储和处理。
二、8086架构接下来，我们了解一下8086架构。
它是由英特尔公司在1978年推出的一种16位微处理器架构，后来被广泛用于微型计算机系统设计。
8086架构的CPU内部包含了许多寄存器，如一级内部缓存（cache）、段寄存器、指令寄存器、通用寄存器等，从而提高了微型计算机的性能。
8086架构的优点不仅仅体现在性能上，它同时也是一种易于编程控制的处理器，使得微型计算机的开发变得高效简单。
三、微型计算机的设计流程了解了微型计算机的基础知识和8086架构后，接下来，我们来了解一下微型计算机的设计流程。
1. 系统规格确定首先，我们需要明确自己想要设计的微型计算机的规格，包括系统运行的操作系统、系统容量、必要的输入输出（I/O）设备和其它需要的硬件设备等。
2. 硬件设计硬件设计是微型计算机设计工作的重要组成部分，其包括选择适当的CPU、存储器、兼容IC等外部设备。
在硬件设计过程中，需要根据系统规格确定符合用户需求的嵌入式微型计算机系统。
3. 软件设计当硬件设计完成之后，我们需要进行相应的软件设计，以便程序能够充分利用CPU和其它硬件资源。
软件设计是指系统规格、硬件和软件的开发文档编写和程序代码的编写、编译、下载、调试和总控制等过程。
四、结语到此为止，我们对基于8086架构的微型计算机设计与开发进行了探讨。
微机接口实验指导书8086
写T1方式控制字 写T1计数初值
写T2方式控制字 写T2计数初值 空操作 结束
共40页
第8页
微机接口（8086）实验指导书
实验 5 A/D 实验
ቤተ መጻሕፍቲ ባይዱ
一、实验目的
熟悉 A/D 转换的基本原理，掌握 ADC0809 的使用方法。
二、实验设备
CPU 挂箱、8086CPU 模块。
初值设为 927C（H 37500 十进制），则 OUT0 输出的方波周期为（37500*4/3*10-6=0.05s）。
T2 采用 OUT0 的输出为时钟，则在 T2 中设置初值为 n 时，则 OUT2 输出方波周期为
n*0.05s。n 的最大值为 FFFFH，所以 OUT2 输出方波最大周期为 3276.75s(=54.6 分
4、检查显示数据(16 进制)是否与电位器输出的电压相符合。
六、实验提示
实验电路中启动信号 START 与地址锁存信号相连，所以启动 A/D 转换的方法为：
MOV DX ，ADDRESS
；ADDRESS 是 ADC0809 的端口地址
OUT AL， DX
；发片选及 IOW 信号，启动 0 通道
七、实验结果
实验中，通讯波特率选用 9600bps。上下位机均采用查询方式。8250 的端口地 址为 0480 起始的偶地址单元。
实验中，上位机向下位机发送一个字符，下位机将接收到的字符返回。事实上 这就实现了串口通信的基本过程。掌握了此实验中的编程方法再编制复杂的串行通 信程序也就不难了。
三、实验内容 向 02000～020FFH 单元的偶地址送入 AAH，奇地址送入 55H。
四、实验原理介绍 本实验用到存储器电路
MCS_8086习题5
习题5：（存储器扩展）1. 如图4-1所示，8088 CPU工作在最小模式，通过3片8282与系统地址总线相连，通过1片8286与系统数据总线相连，外扩1片27256（32K×8 EPROM）和1片62256（32K×8 RAM），要求EPROM起始地址为B0000H，RAM地址范围紧随其后，使用74LS138，采用全地址译码方式。
（14分）1）写出27256与62256的地址覆盖范围；（2分）2）请完成8088最小模式下总线连接图，并画出系统总线与存储器连接图，其中存储器读/MEMR信号和存储器写/MEMW信号，需要由8088 CPU的M/IO、/RD、/WR信号产生，连接时门电路自选。
（12分）74LS138 图5-1 存储器连接2. 8086系统总线与存储器连接的总线信号为20根地址线A19~A0，16根数据线D15~D0、高八位数据允许信号BHE以及存储器读写信号MEMR和MEMW。
使用这些信号，通过控制存储器芯片的WE端，扩展2片62256（32K×8 RAM），组成64KB的RAM系统。
要求RAM的起始地址为A0000H，使用74LS138（3-8译码器）采用全译码方式产生片选信号。
（1）写出构成的RAM系统的地址范围。
（2分）（2）请在右图中画出计算机存储器系统连接图（门电路自选）。
（10分）（3）当8086处理器执行第三条指令时，需要几个总线周期？（3分）MOV AX，0A000HMOV DS，AXMOV WORD PTR [2011H]，10H3. 用2片62256（32K*8 RAM）和2片27256（32K*8 EPROM）组成8086存储器系统。
要求EPROM的起始地址为10000H，RAM的起始地址为B0000H，使用全地址译码方式，试画出计算机的存储器连接图，并写出地址范围。
4. 某SRAM 存储器芯片的容量为32K ×8，表示该片有______(多选)(A) 15根地址线，8根数据线(B) 8根地址线，15根数据线(C) 32×1024个存储单元，每个单元为8位(D) 32×1024×8个存储单元，每个单元为8位 5. 8086 CPU 有20根地址线，当用该CPU 构成微机系统时，若采用全地址译码方式已经扩展00000H~0FFFFFH 地址范围的存储器，一般_____(A) 不能再扩展I/O 接口电路；(B) 还能扩展I/O 接口电路；(C) 还能扩展随机访问存储器；(D) 还能扩展只读存储器。
微机原理 第2章_8086系统结构
8086 CPU的引脚及其功能
8086 CPU的两种工作模式
最小模式：用于单机系统，系统所需要的控 制信号由8086直接提供，MN/MX=1，CPU 工作于最小模式 最大模式：用于多处理机系统，系统所需的 控制信号由总线控制器8288提供， MN/MX=0，CPU工作于最大模式
8086 CPU在最小模式下的引脚定义 8088与8086的区别
通 用 寄 存 器
AX BX CX DX SP BP SI DI
8086 CPU结构框图
20位地址总线
Σ
数据 总线 16位
ALU数据总线 (16位) 暂存器
队列 总线 (8位)
CS DS SS ES IP 内部寄存器 指令队列
总线 控制 电路 8086 总线
ALU
标志寄存器
EU 控制器
1 3 4 5 6
PSW
存放状态标志、控制标志和系统标 志
PSW格式：
15 11 10
OF DF
9 IF
8
7
6
4 AF
2 PF
0 CF
TF SF ZF
状态标志
状态标志用来记录程序中运行结果的状态信息，它们根据有关指 令的运行结果由CPU自动设置，这些状态信息往往作为后续条件 转移指令的转移控制条件，包括6位： OF：溢出标志，在运算过程中，如操作数超出了机器数的表示范 围，称为溢出，OF=1，否则OF=0 SF：符号标志，记录结果的符号，结果为负SF=1，否则SF=0 ZF：零标志，运算结果为0，ZF=1，否则ZF=0 CF：进位标志，进行加法运算时从最高位产生进位，或减法运算 从最高位产生借位CF=1，否则CF=0 AF：辅助进位标志：本次运算结果，低4位向高4位产生进位或借 位，AF=1，否则AF=0 PF：奇偶标志，用来为机器中传送信息时可能产生的代码出错情 况提供检验条件，当结果操作数中低8位中1的个数为偶数时PF=1， 否则PF=0
2.第二章 8086系统结构
总线接口部件BIU SI:（Source Index）：SI含有源地址意思,产 生有效地址或实际地址的偏移量。 总线接口部件BIU内部设 有四个16位段地址寄存器： DI:（Destination Index）：DI含有目的意思, 代码段寄存器CS、数据段寄 产生有效地址或实际地址的偏移量。 存器DS、堆栈段寄存器SS和 播 音 附加段寄存器ES，一个16位 ： 指令指针寄存器IP，一个6字 16位字利用了9位。 标志分两类： 节指令队列缓冲器，20位地 状态标志（6位）:反映刚刚完成的操作结果情况。 址加法器和总线控制电路。
志(结果低8 CLC(复位)， 位1的个数 CMC(求反)。 为偶数 PF=1) 。
15
14
13
12
11
10
9
8
3
2
1
0
OF DF IF TF
SF ZF
AF
PF
CF
DF：方向标志 .DF=1使串 操作按减地址进行,DF=0按 增地址进行。指令： CLD(复位), STD(置位).
TF：陷阱标志或单步操作标志 IF：中断允许 标志 图 2-6 8086CPU标志寄存器 目录
通用寄存器（数据寄存器） ： AX 累加器 BX 基址寄存器 CX 计数寄存器 DX 数据寄存器
SP BP SI DI
IP
地址指针和变址寄存器： SP 堆栈指针寄存器 BP 基址指针寄存器 SI 源变址寄存器 控制寄存器: DI 目的变址寄存器 IP 指令指针寄存器
FLAGS
CS DS SS ES
段寄存器: CS 代码段寄存器 DS 数据段寄存器 SS 堆栈段寄存器 ES 附加段寄存器
EU 总线 忙
执行1 忙
执行2 忙
微机原理2-1：8088CPU内部结构、寄存器组、存储器组织
栈段和附加段。
段寄存器即是存放各个逻辑段段首地址的寄 存器。
23
存储器的分段管理
8088有20条地址线， 20＝1MB， 最大可寻址空间为 2 可寻址的地址范围为 00000H～FFFFFH 该地址称物理地址 硬件用 20位的物理地址来对存储单元进行寻 址
24
存储器的分段管理
由于 8088 中的地址寄存器都是 16 位的，用 户不能直接使用20位的物理地址，编程时需 要使用逻辑地址来寻址存储单元。 物理地址 14700H 逻辑地址由两个16位数构成，其形式为： 逻辑地址 1460H:100H 段的起始地址 ： 段内的偏移地址 （16位段地址） ：（ 16位偏移量）
分隔符
7
②指针和变址寄存器 共BP、SP、SI、DI四个 BP：基址指针寄存器Base Pointer ，默认表示
堆栈段基地址；
SP：堆栈指针寄存器Stack Pointer，指示栈顶 SI：源变址寄存器Source Index DI：目的变址寄存器Destination Index
8
2、标志寄存器 标志寄存器（ FR ）是 一个 十六位的 寄存器，但只利用了其中的9位：六个条 件标志和三个控制标志。
CLI 指令复位中断标志：IF＝0
STI 指令置位中断标志：IF＝1
20
陷阱标志TF（Trap Flag）
用于控制处理器是否进入单步执行方式： 设置TF＝0，处理器正常工作； 设置 TF＝1，处理器每执行一条指令就中断一次， 中断编号为 1 （称单步中断）， TF 也被称为单 步标志。 单步执行和单步调试
注意： PF 标志仅反映最低 8 位中“ 1 ”的个数
第六章 存储器系统(2)译码与8086的存储器系统
7
2. 译码器 3-8译码器：138译码器 3个控制输入引脚： G1，G2A*和G2B* 有些资料上 E3, E2* E1*
(我们的教材这样表示）
都有效，才能实现译码功能
3个编码输入引脚：C，B和A
8种编码各对应一个译码输出引脚 C B A＝000编码使Y0*低有效，其他高电平无效 C B A＝001编码使Y1*低有效，其他高电平无效 …… C B A＝111编码使Y7*低有效，其它高电平无效E3
24
3. 8086的16位存储结构 对称的两个存储体（Bank）所构成 偶存储体（A0＝0）
对应所有的偶地址单元 （0、2、4、……FFFEH） 接处理器低8位数据总线D7～D0
奇存储体（BHE*＝0）
对应所有的奇地址单元 （1、3、5、……FFFFH） 接处理器高8位数据总线D15～D8
两个存储器芯片的片选端连接在一起
Y0 Y1 Y2 Y3
A17=0或1 A18=0 A19=0
2－4译码器
14
RD WR
A19 BHE A0 A18 D7~D0 A16~A1
D15~D8
M/IO
A16 A15 A15 A14 A2 A1 A1 A0
≥1
A17不参与译码
…
C Y0 Y1 Y2 Y3 A17=0或1 A18=0 A19=0 地址空间？ A0
8
译码器74LS138
9
译码器译码 对于存储器访问，M/IO* =1，将该信号接到3-8译码器的G1 （E3）引脚，则只有执行存储器访问指令（存储器读或写指令） MOV mem, src MOV src, mem 时，存储器的地址译码器才有效。 在执行 端口访问指令 IN OUT 时，M/IO*=0，存储器译码器输出Y7*~Y0*全部无效（为1）， 这样就将存储器地址与I/O端口地址区分开来。 一个例子如下：
微机原理补充习题
微原补充习题第1、2章1、有一二进制数为10110101B，表示的十六进制数为H，八进制数为Q，若表示有符号的数，则对应的十进制数为。
2、10011011B=_________H，2AB0H=_________D。
3、设机器字长为8位，已知X=-1，则[X]原= H，[X]补= H。
4、10010011B= H，2AB0H= D。
5、8086/8088CPU的编程结构中，从内部功能上由____________和____________两个独立功能部件组成。
6、8086CPU内存寻址空间最大为______字节，I/O接口寻址能力为______个8位端口。
7、8086CPU通过数据总线对________进行一次访问所需的时间为一个总线周期，一个总线周期至少包括_____个时钟周期。
当时需要插入等待周期。
8、在8086CPU引脚中，INTR端子引入的是_________中断请求信号，NMI端子引入的是__________中断请求信号。
9、8086/8088 CPU在总线周期的T1时刻，用A19/S6～A16/S3输出位地址信息的最高位，而在其他时钟周期，则输出信息。
10、8086/8088 CPU复位后，从单元开始读取指令字节，一般这个单元在区中，在其中设置一条指令，使CPU对系统进行初始化。
11、8086/8088系统中，可以有个段地址，任意相邻的两个段地址相距个存储单元。
12、8086CPU的READY引脚的作用是。
13、若(CS)=0100H、IP=0050H,则该指令的物理地址为_____________。
14、若（CS）=4200H，物理转移地址为4A230H，当CS的内容被设定为7900H时，则物理转移地址为。
15、计算机内存的堆栈是一种特殊的数据存储区，对它的存取采用的原则。
16、8086的指令队列缓冲器为个字节，8088的指令队列缓冲器为个字节。
17、8086/8088系统中CPU要求加到RESET引脚上的复位脉冲信号其宽度至少有个时钟周期，才能有效复位。
8086系统连接两片存储器的方法
8086系统连接两片存储器的方法
8086系统可以连接两片存储器的方法主要有两种：并行连接和串行连接。
1. 并行连接：
并行连接是指将两片存储器同时连接到8086的数据总线上，并且使用不同的地址线来选择不同的存储器。
这种连接方式可以同时访问两片存储器，提高了数据传输的速度。
具体的连接方式如下：
- 将两片存储器的数据引脚连接到8086的数据总线上。
- 将两片存储器的地址引脚连接到8086的地址总线上，并使用不同的地址线来选择不同的存储器。
- 将两片存储器的读写控制引脚连接到8086的读写控制引脚上，以控制存储器的读写操作。
2. 串行连接：
串行连接是指将两片存储器连接到8086的一个存储器模块上，通过串行方式进行数据传输。
具体的连接方式如下：
- 将两片存储器连接到8086的存储器模块的数据引脚上。
- 将两片存储器的地址引脚连接到8086的地址总线上，并使用相同的地址线来选择存储器。
- 将两片存储器的读写控制引脚连接到8086的读写控制引脚上，以控制存储器的读写操作。
- 在8086的存储器模块中配置相应的控制逻辑，以实现对两片
存储器的串行读写操作。
需要注意的是，无论是并行连接还是串行连接，都需要保证两片存储器的地址范围不重叠，以避免冲突。
此外，还需要根据具体的存储器类型和接口来选择适当的连接方式和电路设计。
8086CPU与储存器的连接
作业题目：141页第6、7题。
上交时间：2020年11月7日23:59:59学生姓名：侯永志学号：1960170124评分标准：第6题6分、第7题14分，共20分。
特别提醒：①凡发现复制粘贴他人作业者，就视为抄袭。
抄袭者和被抄袭者本次作业均按0分处理。
②用Word排版不易的内容，可以先手写，在拍照，把照片插入Word中。
③作业文件的命名格式：学号姓名，例如：1919202021张三.doc。
6.在8086系统中，若用1024×1位的RAM芯片组成16K×8位的存储器，需要多少芯片？在CPU的地址线中有多少位参与片内寻址？多少位用作芯片组选择信号？解：（1）1024*1位的RAM芯片即1K*1位的RAM芯片，组成16K×8位的存储器，需要16*8=128片芯片。
（2）分16组合成，每组8片构成1K*8位，16组共16K*8位，每组均为10个地址脚(2^10=1024)，因此地址线中有10位参与片内寻址。
（3）每组都需要1个选择信号，16组需要16个选择信号，2^4=16，因此地址线中有4位作为片选信号。
7.试使用62512(64K*8位)和28C512(64K*8位)，在8086系统(最小工作模式)中设计具有256KB RAM、128KB E^2PROM的存储体，RAM的地址从0000：0000H开始、E^2PROM的地址从E000：0000H开始。
解：62512是64K×8容量的芯片，组成256KB需要四片62512，起始地址为：00000H，地址范围为：00000H~3FFFFH。
28C512是64K×8容量的芯片，组成128KB需要两片28C512。
起始地址为：E0000H，地址范围为：E0000H~FFFFFH。
地址范围分配表如下：注：U1、U3、U5为偶地址存储体，U2、U4、U6为奇地址存储体。
62512(64K*8位)：U1、U2、/3、/4；28C512(64K*8位）：U5、U6。
微机原理及应用习题库硬件应用设计题（1）
微机原理及应用微型计算机系统概述第一讲和第二讲0.20.81画出微型计算机应用硬件基本组成框图。
微机原理及应用变量及伪指令第18讲0.80.810设变量var1的逻辑地址为0100：0000，画出下列语句定义的变量的存储分配图。
VAR1 DB 12H,0A5H,18+20,50/3,0，－1VAR2 DW 12H,0VAR3 DD 12345678HVAR4 DB ‘ABC’DW ‘AB’VAR5 DB ?,?VAR6 DB 4 DUP(0FFH,?)VAR7 DB 3 DUP(55H, 2 DUP(77H))微机原理及应用 总线结构与时序 第42~44讲 0.8 0.88CPU 执行一条指令的时间称为指令周期。
画出一个基本总线周期时序。
CLK微机原理及应用总线结构与时序第42~44讲0.80.810利用74LS373数据锁存器设计系统地址总线A19～A形成电路。
解：根据AD15～AD、A19/S6、A18/S5、A17/S4、A16/S3和ALE信号功能以及74LS373芯片引脚功能，设计的系统地址总线A19～A形成电路如下图所示。
微机原理及应用总线结构与时序第42~44讲0.80.810利用74LS245数据双向缓冲器设计系统数据总线D15～D0形成电路。
解：根据AD15～AD0、DEN和R/DT信号功能以及74LS245芯片引脚功能，设计的系统数据总线D15～D0形成电路如下图所示。
15 ~ D 87 ~ D 0微机原理及应用 总线结构与时序 第42~44讲 0.80.8 10画出8086CPU 工作在最小方式时的系统总线读时序图。
A 19/S 6 ~ A 16S 3AD 15 ~ AD 0ALE M/IO 地址，BHE 输出地址输出数据输入状态输出BHE/S 7低为I/O 读，高为存储器读RD微机原理及应用 总线结构与时序 第42~44讲 0.8 0.810画出8086CPU 工作在最小方式时的系统总线写时序图。
8086存储器扩展
BX（Base Register） BX（ Register）
基址寄存器除可作数据寄存器外，还可放内存 的逻辑偏移地址，而AX，CX，DX则不能。 的逻辑偏移地址，而AX，CX，DX则不能。
CX（Counter） CX（Counter） 将它称作计数寄存器， 将它称作计数寄存器，是因为它既可作 数据寄存器，又可在串指令和移位指令中 数据寄存器， 作计数用。 作计数用。 DX（Data Register） DX（ Register） DX除可作通用数据寄存器外，还在乘、 DX除可作通用数据寄存器外 还在乘、 除可作通用数据寄存器外， 除法运算、 除法运算、带符号数的扩展指令中有特殊 用途。 用途。
1、 、
8086的两种工作方式 的两种工作方式
最小模式： 最小模式：系统中只有8086一个处理器，所有的控制信号都 是由8086CPU产生(MN/MX=1)。 最大模式：系统中可包含一个以上的处理器，比如包含协处 最大模式： 理器8087。在系统规模比较大的情况下，系统控 制信号不是由8086直接产生，而是通过与8086配 套的总线控制器等形成(MN/MX=0)。
最小模式下的引脚说明 （1） AD15～AD0 (Address Data Bus)： ） ～ ： 地址/数据复用信号，双向，三态。在T1状态 （地址周期）AD15～AD0上为地址信号的低 16位A15～A0；在T2 ～ T3状态（数据周期） AD15～AD0 上是数据信号D15～D0。
三总线结构 数据线DB 数据线DB 地址线AB 地址线AB 控制线CD 控制线CD
（2） A19/S6～A16/S3 (Address/Status)： ） ～ ： 地址/状态复用信号，输出。在总周期的T1状态 A19/S6～A16/S3上是地址的高4位。在T2～T4状 态，A19/S6～A16/S3上输出状态信息。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
8086存储系统扩展设计
存储系统扩展设计是将原有的存储系统进行扩展，以提高计算机的存储能力和性能。
针对8086处理器在存储系统上的局限性，我设计了以下几个方面的扩展：
1.提高存储容量：
在8086的寻址范围内，最大可寻址1MB的存储空间，为了增加计算机的存储容量，可以采用内存扩展卡的形式。
通过插入内存扩展卡来增加存储系统的容量，以满足更多的应用需求。
内存扩展卡可以是SRAM或DRAM的组合，用于存储程序、数据和变量。
2.提高存储访问速度：
8086采用了16位总线宽度，因此存储器的访问速度比较慢。
为了提高存储器访问速度，可以采用高速缓存技术。
为了实现高速缓存，可以在处理器和存储系统之间添加一个高速缓存芯片。
高速缓存芯片可以存储最常用的指令和数据，以提高存储访问速度。
3.提供更多的存储器接口：
8086处理器只提供了20位的地址线，所以最大只能寻址1MB的存储空间。
为了扩展存储系统的容量，可以增加地址线和数据线的数量，以提供更多的存储器接口。
通过增加地址线的数量，可以寻址更大的存储器空间。
通过增加数据线的数量，可以提高数据传输速度。
4.支持虚拟内存：
8086处理器不支持虚拟内存技术，为了扩展存储系统的能力，可以添加虚拟内存管理器。
通过虚拟内存管理器，可以将存储系统的容量扩展
到硬盘等外部存储介质上。
虚拟内存管理器可以将部分存储器内容暂存到
硬盘上，并根据程序的运行需要进行调度和读写操作，以提高存储效率和
使用效果。
5.提供更多的存储器类型支持：
8086处理器主要支持SRAM和DRAM两种存储器类型，为了扩展存储
系统的功能，可以增加对其他存储器类型的支持。
例如，可以增加对闪存、NVRAM、EEPROM等存储器类型的支持，以满足不同应用的需求。
总之，通过以上的存储系统扩展设计，可以提高8086处理器的存储
能力和性能，以满足不同应用对存储系统的需求。
这些扩展设计可以使计
算机具备更大的存储容量、更高的存储访问速度、更多的存储器接口、更
完善的虚拟内存支持和更多的存储器类型选择，从而提高计算机的整体性
能和使用效果。