实验五中规模计数器

电气工程与自动化学院
College of Electrical Engineering and Automation
2．同步十六进制计数器 74161是同步十六进制计数器，其管脚图如图2-72所示，逻辑功能如表2-7-2所示。
电气工程与自动化学院
College of Electrical Engineering and Automation
表2-7-2 74161逻辑功能表
1* ：只有当=1111时，C=1，其余，C=0。
电气工程与自动化学院
College of Electrical Engineering and Automation
预习要求
1．复习教材中有关计数器的相关内容，理解同步 计数器和异步计数器的组成和工作原理。 2．掌握用中规模计数器构成N进制计数器的方法。 3．熟悉7490和74161的引脚定义和逻辑功能。 4．根据实验内容的要求，完成有关实验电路的设 计，拟好实验步骤。 5．写出预习报告，设计好记录表格。
思考题
1. 用74161的 L D 端置0和 R D 端置0构成的计 数器有何不同？ 2. 如果要设计一个九进制计数器，用7490 如何实现？用74161如何实现？
电气工程与自动化学院
College of Electrical Engineering and Automation
注意事项
1．74161在时钟信号的上升沿触发，而 7490是在时钟信号的下降沿触发。 2．7490的清0端和置9端是高电平有效， 74161的 R 端和L 端是低电平有效。
电气工程与自动化学院
College of Electrical Engineering and Automation
实验内容
1．7490功能测试 (1) 复位、置数功能测试。根据7490的逻辑功能 表，自己设计电路，分别将7490复位成=0000和 置数成=1001。 (2) 选择合适的CLK脉冲端和输出端，使7490成 为二进制、五进制和十进制计数器。
实验原理
1．异步二-五-十进制计数器 74LS90是以时钟下降沿触发的异步二-五-十进制 计数器，其管脚图如图2-7-1所示，逻辑功能表如 表2-7-1所示。
图2-7-1 7490管脚图
电气工程与自动化学院
College of Electrical Engineering and Automation
电气工程与自动化学院
College of Electrical Engineering and Automation
5．74161七进制计数器实验 (1) 利用或端将74161设计成一个七进制计 数器，画出接线图和状态转换图。 (2) 按设计图接线，验证计数状态是否正确。
电气工程与自动化学院
College of Electrical Engineering and Automation
实验五 中规模计数器
电气工程与自动化学院
College of Electrical Engineering and Automation
实验目的
1．学习使用异步二-五-十进制计数器7490。 2．学习使用同步4位二进制计数器74161。
电气工程与自动化学院
College of Electrical Engineering and Automation
电气工程与自动化学院
College of Electrical Engineering and Automation
7490的使用方法： （1）CLK0作为时钟脉冲输入端，作为计数输出端， 构成二进制计数器； （2）CLK1作为时钟脉冲输入端，作为计数输出端， 构成五进制计数器； （3）把与CLK1相连接，CLK0作为时钟脉冲输入端， 作为计数输出端，构成十进制计数器。
电气工程与自动化学院
College of Electrical Engineering and Automation
4．74161功能测试 (1) 复位功能测试。根据74161的逻辑功能 表，自己设计电路，将74161复位成=0000。 (2) 置数功能测试。根据74161的逻辑功能 表，自己设计电路，分别将74161置数成 =0000和=0111。 (3) 自己接线，使74161走过一个计数周期， 观察计数状态是否正确，进位输出端何时 输出高电平。
实验设备与器件
1 ．单次脉冲源、连续脉冲源 2 ．双踪示波器 3 ． 7490型异步二-五-十进制计数器1块 4. 74161型同步4位二进制计数器1块 5． 7404型六反相器1块
电气工程与自动化学院
College of Electrical Engineering and Automation
D D
电气工程与自动化学院
College of Electrical Engineering and Automation
表2-7-1 7490逻辑功能表
置位/复位输入端 R01 R02 S91 S92 H H × × L L × H H × L × × L L × H × L × L × L H L × L × 输出端 Q 3 Q2 Q1 Q0 L L L L L L L L H L L H 计数 计数 计数 计数
电气工程与自动化学院
College of Electrical Engineering and Automation
2．对称计数ቤተ መጻሕፍቲ ባይዱ列产生电路 (1) 电路如图2-7-3所示， 把CLK0与Q3相连时， CLK1作为时钟脉冲输入 端，作为计数输出端， 构成对称计数序列产生 电路。分析其逻辑功能， 画出状态转换图。 (2) 按图2-7-3接线，验证 其计数状态是否正确。 用示波器观察输入时钟 脉冲CLK1和的波形，测 出两者的频率关系。
图2-7-3对称计数序列产生电路
电气工程与自动化学院
College of Electrical Engineering and Automation
3．7490七进制计数器实验 (1) 利用R01、R02或S91、S92端将7490设 计成一个七进制计数器，画出接线图和状 态转换图。 (2) 按设计图接线，验证计数状态是否正确。