PCB_评审checklist
数字板PCB设计检查check_list
接口电路一般使用专用芯片，是否注意采用光器件或变压器进行隔离、传输匹配、过压过流保护、防雷击等措施。
芯片如有PGND引脚或要求接PGND时，在单板上是否设计了相应的PGND地，并在电源接口处与电源地相连，以防雷击并泄放一次保安单元剩余的电荷。
是否考虑到单板与RF模块接口的输入/输出信号的电平隔离及匹配。
高速并行总线接口是否统一采用推荐优选接口芯片单板上的调试串口是否采用RS232终端并联匹配电阻是否尽可能靠近接收电路，串联匹配电阻是否靠近始端。
输出信号应是否考虑有足够的驱动能力在设计中，正确使用数字地（DGND），模拟地（AGND），电源地（BGND），保护地（PGND）。
单板上电后能否进行自检，并进行一些必要的自环收发、内存读写、芯片测试等功能性的测试，如有异常，指示灯是否指示自检失败，否则开始正常运行。
单板自检故障时，能否将故障原因送主机及调试口在单板上是否有必要的测试点单独引出，以TP1、TP2···等来命名测试点是否包括电源、时钟等。
具有Boundary-Scan的器件，其测试访问端的四个管脚TDI、TDO、TMS 、TCK是否留有测试孔。
CPU的晶振应尽量排布在晶振输入引脚附近。
无源晶振要加几十皮法的电容；有源晶振可直接将信号引至CPU的晶振输入脚。
如果CPU内部自带Watchdog电路，则采用内部的Watchdog，对于系统来说更为安全可靠。
对于CPU的中断输入脚，无论使用与否，应接有上拉或下拉电阻，尽量不要悬空。
对于不用的输入脚，也应尽量照此处理。
专用芯片的应用是否参考了厂家资料给出的推荐电路。
在总线达到产生传输线效应的长度后，是否考虑了匹配关键信号是否引到接插件或预留了测试点PCB、单板软件的版本信息是否都在各自范围内设计，并可上报单板的关键芯片是否支持自测试功能单板、扣板的机械尺寸与信号位置设计是否统一考虑；单板上电后的芯片的初始状态是否固定单板上接插件的间距和位置是否参考同类成熟单板单板所有器件选型是否通过品质和商务清单评审。
PCB原理图设计评审检查清单
根据要求导出原理图网表.asc,检查是否正确无 误
检查Crystal电路是否有预留起振电阻 设计？
时钟电路
检查Crystal电路的负载电容是否符合 Crystal要求？
检查Crystal的精度（ppm@25℃）是 否满足IC需求？
是否检查并确认原理图中的时钟信号 有标上工作时的最高时钟频率？
检查复位IC所需的复位信号高低电平 是否匹配？
检查复位信号的时序，脉冲宽度，上
起振电阻一般为1Mohm 将Crystal Spec的负载电容和电路上的负载电容 列示在这里。 将Crystal Spec精度数值及IC要求精度在这里。 RF电路Crystal精度一般选择±10ppm
将IC需要复位信号的电平要求及复位芯片的信 号电平列示在这里。 把复位信号有效时间长度列示在这里。
同时要增加尖端放电。
检查所有的有极性的器件接线及封装 是否正确？
检查是否对电源电压/电流/EMI器件/其 它特别用途作出表示
Others SCH 检查
检查是否有预留调试用的测试点（特 别是BGA的芯片）？ 检查所有器件是否有限高问题
检查原理图的名称及标题/产品型号/页 码/版本等信息是否完全 更新所有器件的参数，检查所有连接 属性是否正确；
将IC输出最大电流值放到这里
将SPI Flash的封装列示在这里。 将Flash地址总线的宽度和需要兼容的Flash最 大容量列示在这里。 要求与参考设计保持一致。如果需要修改，则 必须讨论决定。
通常使用0.1uF电容。
只能增加串连电阻，不能增加到底电容（批量 容易出现死机ቤተ መጻሕፍቲ ባይዱ良问题）。 板子空间足够的话，请保留标准JTAG标准 Connector，否则，预留测试点。
PCB设计检查表-PCB-checklist
4.4.12
148
PAD与线的SPACING：最小要5mil（最好把线与SPACING平分成三等份）
149
PAD与PAD的SPACING：最小要8mil
150
BGA SOCKET（Through Hole TYPE）
151 4.4.13 Hole size：1.27mm pitch 用0.5mm（20mil）
133 4.4.4 Via Hole 尺寸为20mil
134 4.4.5 POWER 及 GROUND ACCESS 为32mil
135 4.4.6 GRID HOLE及其他ACCESS为45mil
136
GUIDE PIN HOLE（非镀通孔）
137 4.4.7 如图纸有提供HOLE SIZE ，按图纸做
128 4.3 与电原理图网络匹配检查
129 4.4 元件焊盘过孔尺寸检查
130 4.4.1 板厚度≤125mil时，VIA孔（过孔）为25mil
131 4.4.2 板厚度>125mil时，VIA孔（过孔）为32mil
132 4.4.3 对于长方形的PAD ，长的每边15mil ，短的每边有4mil
26 2.19 含贴片器件的PCB，贴片器件所在面的板任选2角各放置一个定位光标
27 2.20 MOUNTING孔（安装孔）是否镀铜（要镀铜）
28 2.21 GUIDE PIN孔（定位孔）是否没镀铜（除另有说明，不要镀铜）
29 2.22 元器件的1脚是否为方PAD
30 2.23 POWER PLANE 分割时是否出现瓶颈
9 2.2 所有器件已经放置到板面
10 2.3 整体布局参照原理功能框图，兼顾美观及电源、地的分割
11 2.4 高、中、低分开放置
PCB评审CHECK LIST
SCH，PCB同步，库元件最新。走线完 成，DRC消除。 检查器件摆放是否符合结构要求 凸出PCB板边缘器件（如AudioJack） 不会和拼版工艺边干涉 项目中新增加器件的库是否正确， pcb的PartNumber与原理图是否正确 有方向的器件是否都有标示点，有极 性元件的极性是否标有正负极丝印， 是否正确。如芯片1脚、电容、二极 管、三极管、电池的极性。 丝印文字高度不得小于0.5mm，丝印 线宽不得小于0.127mm。BOT面文字需 要镜像.BGA和CSP元件都应有贴片定 NPTH孔周围0.2mm内是否禁止走线。 器件是否远离板边,保证板边有完整 铺 地(机构有特殊要求的器件除外,如天 各个器件之间的距离是否满足最 0.3mm 建议最小线宽线距为0.1mm/0.1mm, BGA pitch为0.5mm时可以在BGA内部 内层局部使用0.075mm/0.075mm的线 宽线距，表层线宽线距不得小于 0.1mm/0.1mm。 相同网络的盲孔(via1-2,via5-6)和 埋孔(via2-5),是否没有重叠,最差只 能 通孔板是否没有通孔落在BB的BGA焊 盘上 HDI板是否没有盲孔(Via1-2,Via5-6) 一半在焊盘上，一半在焊盘外 各Solder Mask开窗区域是否与导线 、过孔重叠 对于ESD器件和滤波电容，要先过器 件再进IC的PIN 表层是否没有长的高速数字走线,否则 会有辐射干扰,影响天线的灵敏度 (LCD BUS,Sensor Bus) 音频线（Speaker，Receiver，Micphone 等）是否进行了差分线、包地处理 多引脚的元器件（如SOIC、QFP 等），引脚焊盘之间的连线，应由焊 盘加引出互连线之后再短接，以免产 生桥接。 不同功能的线,特别是敏感线,是否避 免隔层平行走线 必须对BB芯片进行有效屏蔽，加屏 蔽盖 天线区域的地能否净空
手机PCB评审CHECK LIST
序号 及 部份 （一） Layout及RF部份 1 是否还有器件没有放入板内 2 是否还有飞线没有LAY完
3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
内容
状态
改善措施
检查器件的摆放位置是否正确，尤其是一些CONN的方向，LED的 方向，按键的排列顺序、SIM卡座的方向等 检查是否有过细的线及线间距存在(<=4MIL) 检查是否存在重叠的孔(尤其是相同网络) 检查是否存在短路，开路等情况，尤其是人为的故意短路 走线或过孔是否被Solder_mask开孔 是否存在本应有Paste_mask而没有或本来不应该有但存在了的焊 盘 电池连接器的VBAT是否与PA、充电电路充分连接，尤其是换层 时的导通孔是否够数 电池连接器的GND是否与主地有充分的连接 音频线（Speaker，Receiver，Micphone）是否进行了差分线 、包地处理 功率线是否做到了阻抗匹配，是否进行了包地处理或与别的走线 距离较远，功率线边上的地是否隔一定距离打了地孔连到主地 功率线上下层是否没有其它的信号线，尤其是没有平行的信号线 时钟线、IQ、RAMP是否已包地处理 时钟芯片肚子下面是否进行了铺地处理，最好不要有数据线，地 址线等横穿 馈点下各层是否镂空，镂空边距馈点边最好有1MM的距离，镂空 区域四周最好能打上地孔以良好接地 IO到充电电路的VCHG线宽是否够，换层时导通孔是否足够 充电电路的VBAT是否直接拉到了电池连接器，PA的VBAT是否也 单独的直接拉到了电池连接器，VBAT的宽度是否足够 各电源线是否遵循了先过电容，再进芯片PIN的原则，或按照原理 图的拓朴结构走线，其宽度是否足够 板边（每层）是否进行了包地，并用接地孔（可以采用盲孔加埋孔 的方式）处理，线到板边的距离至少0.3MM（12MIL） PA、ESD器件、其它带大接地焊盘的器件的接地是否充分，接地 导通孔数量是否充足 各地PIN是否就近接入了主地，要尽量避免一根细线连了多个地 PIN最后才在较远的地方接入主地 尽量避免时钟线与功率线接近，或通过其它路径使时钟信号串入 PA，时钟线要远离PA 注意大面积填充与PIN的连接方式，最好通过“＋”方式与PIN相 连，千万不要与PIN填实连接，BGA内部也要注意，大面积填充最 好不要填到BGA里面去，这些对以后的良好焊接都会有影响 各ESD器件是否真正起到了作用，最好信号线是先过ESD（如 SPARK）再进PIN 检查层属性是否为分割混合。 检查短路线是否已经短路连接。 LED背光是否合理。 检查有贴片要求的特殊元件极性。
PCB设计检查表-PCB_checklist
Annular Ring：最小要3mil（最好做5mil）
149 150
PAD与PAD的SPACING：最小要8mil BGA SOCKET（Through Hole TYPE）
151 4.4.13 Hole size：1.27mm pitch 用0.5mm（20mil） 152 153 154 1.00mm pitch 用0.35mm（14mil） BGA SOCKET（Through Hole TYPE）
3.62 OP AMP 的输入线路要远离输出线路 3.63 4 4.1 线尽可能不要走入孔的Clearance范围以内（如很难避免时，设计前一定要通 知主管） 其他 DRC检查
119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139
3.53 Critical TRACE（连接CLK的TRACE）以最短原则设计 Critical TRACE（连接CLK的TRACE）间距离是否尽可能远（最小为线边到线边 距离的三倍） Critical TRACE（连接CLK的TRACE）如为ANALOG TRACE ，要加上GUARD LINE 3.55 （屏蔽线） 3.54 3.56 先设计Critical TRACE（时钟信号线），再布其它线 在ANALOG PAD处是否有引线（不应有引线，否则会把ANALOG PAD的GROUND RING 割破） ANALOG PAD在TESTER SIDE时，是否把线布在DEVICE SIDE。（应该布在DEVICE 3.58 SIDE ） TRANSISTORS（三极管），不要把BASE（基极）的连线走在EMITTER和COLLECT 3.59 之间 3.57 3.60 OP AMP（放大器）输入线必须很短，一对输入线等长 3.61 所有反馈（OUTPUT TO INPUT）元件，必须放近OP AMP（放大器），连线越短 越好
PCB可制造性设计评审CheckList 18.1.16
产品型号 序号
1 2 3 4 5
开发阶段 评审项目 评审内容
拼版尺寸是否符合要求
工艺担当 评审标准 评审结果
评审日期 不符合说明 改善建议
“波峰焊说明”待追 加
波峰焊要求 32 33 34 35 丝印设计 相邻焊盘间距小于0.7mm时是否加涂 防焊白漆 多排脚器件（如接插件）布局、焊 盘设计是否符合要求 PCB板名、版本号是否符合要求 元器件丝印内容位置是否符合要求 应在焊盘间加涂防焊白漆 以焊盘排列方向平行于进板方向布置器件，在每 排引脚最后一个焊盘增加拖锡焊盘 放置在TOP面上，优先水平放置 1、丝印字符的丝印标志不能被其他元器件覆盖 2、卧装器件在其相应位置有丝印外形 3、若器件投影比器件本身大，需用丝印画出真 实尺寸 相同封装类型元器件的极性丝印标识方式统一、 轮廓清晰、四周无任何干扰且设置在焊盘的外围 对波峰焊过板方向有明确要求的PCB需要标识出 过板方向，需注意拖锡焊盘、阴影效应等 安装孔在PCB上的位置代号建议为“M**” PCB板上需预留一个合理的条码粘贴位置 应留出SMD返修设备加热透能够进行操作的尺 寸，较矮小的器件不应被高大的器件围住 功率大的元器件摆放在利于散热的位置上；热敏 器件应尽量远离高热器件 焊盘直径大于1.5mm 需要在点胶处留出一定的空间 “波峰焊说明”待追 加
6
7
8 9 10 11 12
L50mm×W50mm――L450mm×W320mm 1、四个角需倒45°R角（半径5mm） PCB外形设计是否合理 2、PCB非工艺边两边至少保证一边不能有缺口 考虑板材的利用率、回流焊不容易变形以及分板 拼板方式是否符合要求 方便 工艺边尺寸是否符合要求 工艺边宽度≥5mm+器件超出板边的长度 1、V-CUT连接时两面均需开V型槽，开槽的厚度 拼版要求 工艺边连接设计方式是否合理 为板厚的1/4，角度30°±5° 2、邮票孔连接时孔数7个为一组 1、拼板基准点数量为3个，在板边呈“L”型分 布；基准点外圈距工艺外边3mm 2、单元基准点为每个单元板2个 基准点设计是否合理 3、mark点外围需有反光区域 4、单元基准点周边绿油区域需＞3mm（否则识别 时会误判） 1、引脚间距<0.6mm需设计局部基准点 2、QFP、BGA、PLCC（长*宽大于10*10mm）需设 局部基准点设计是否合理 计局部基准点 3、基准点设置2个，在元件的对角线上，放置完 器件后应可见 避免回流焊阴影效应，距离板边5mm内不应布有 元件布局是否符合过板方向 高度大于5mm的元件 1、不能布置在离板边10mm范围内 密脚器件（引脚间距≤0.5mm）布局 2、钢网需局部加厚的器件8mm范围内禁布密脚器 是否合理 件 当背面有面阵列器件时，不能在正面8mm禁布区 面阵列器件布局是否合理 的投影范围内布吸热较大的器件 1、不允许两个表面贴装的异型引脚器件重叠 器件兼容设计是否符合要求 贴片要求 2、不允许两个器件共用一个焊盘 贴片器件之间的距离是否足够 贴片器件之间的距离≥0.3mm
北川PCBchecklist
，
丝印是否压住板面铜字
排线各个引脚是否有对应的丝印名称，如控制板和电源板连接排线插座各个引脚信号名称。
3
元器件命名
电源板、控制板、电池板,确认信号对应,位置对应,连接器方向及丝印标识正确
尽量在板的长边距离板边5mm区域内，平行开两个Ø4的圆孔，作为AI定位。单板上要有三个均匀分布呈三角形放置的定位孔（直径≥3.0mm），作为ICT等检测定位。（可以借用设计结禁止布线区和禁止放置元件区已在PCB 上体现，如按键支架和PCB接触部分丝印，以及支架悬空投影；
北川电子公司PCB设计CHECK LIST
单板名称
PCB编码
设计负责人
签字
硬件检查
PCB设计
PCB复审
日 期
日 期
日 期
注：
1：硬件设计者侧重检查电路板硬件设计的正确性; 其余为PCB设计者侧重检查确认范围；
2：复审由PCB设计者之外的PCB人员承担，在布线完成后介入；
3：项目不需确认填“-”；满足要求填“Y”；不满足要求填“N”。
金属壳体的元器件，特别注意不要与其它元器件或印制导线相碰，要留有足够的空间位置，保证认为扭动相邻器件时，电气间隙和爬电距离达到标准要求。
波峰焊面，阴影效应区域为0.8mm（垂直于PCB 传送方向）和1.2mm（平行于PCB 传送方向），钽电容在前为2.5mm。以焊盘间距判别
任何元件本体之间的间距尽可能达到0.5mm以上，不能紧贴在一起，以防元件难插到位或不利散热；
电源板组件电路原理图的元器件序号范围为1XXX；
PCB设计checklist
及 安 规 要 求
29 铝基板器件和走线距离板边和安装孔，定位孔至少1.5mm 推荐2mm 。 30 CAN 485 等走线按照差分走线。422 RS232 I2C按照类差分走线。 31 走线无锐角 直角走线 电源线压差较大的中间尽量加上地线例如12V和5V。信号线电源线是否 32 在其参考平面内。 33 过孔间距≥8mil 过孔与焊盘间距≥10mil 。铜皮到通孔间距≥ 15mil，没有过孔上焊盘。铜箔与过孔间距≥12mil。
34 所有的电源线最小线宽20mil。在IC处可适当缩小。 35 经常插拔的插座处增加泪滴或者加粗走线。 36 0805以下的阻容类器件下面禁止走线。 37 电感 磁环 变压器绕组等磁性元件下方禁止走线并割地处理。 38 电解电容下方尽量不要打孔。 39 插件电容铝电容方向是否一致。 40 via孔种类≤3种，是否有连孔，重孔（孔间距小于10Mil为连孔） 41 2844芯片走线大于20mil 并且芯片下方大面积铺铜。 42 IC 与插座直接相连的管脚是否串接电阻防静电。 43 双面板两面铜皮比例大于15% 44 各类芯片滤波电容靠近芯片放置，上下拉电阻在电容之后。 45 插件电阻 分流器等器件要考虑倾斜引起的安规距离不够 46 不同的工作区域比如GND 和AGND 之间间距最少大于1mm 47 输入输出电源转换，电源网络要经过大电容后在到负载。 48 电解电容距离MOS管 变压器等发热器件距离大于4mm 49 丝印 推荐大小50 5 或者40 4 。丝印禁止上焊盘。 50 丝印按照从左到有 从下到上整齐排列 51 电源板原边增加安规标识，原副边尽量用2D线在丝印层分开。 板名 版本 日期 大小100 10 排插部分按需要增加电源和地以及关键 52 信号标识。 53 光绘文件逐层检查，重点关注阻焊层 钢网层 和DD层。 54 所有1.0MM的VIA孔是否开阻焊。 丝 印 光 绘 55 在CAM350中检查丝印是否上焊盘。 出光绘前检查所有的DRC是否消除。若有无法消除的重点检查是否影响 56 电气性能和加工。 57 光绘检查所有铜柱是否开阻焊和钢网 58 DD层的孔标识是否和板重叠。 59 检查版本标识 板名标识 设计时间等是否正确 60 如果板上有铜字检查光绘中是否设置正确。 61 坐标文件选择MM单位输出。 检查光绘数量是否正确。打包方式ASM中存放丝印文件装配文件。CAM 62 中存放光绘文件。SMT中存放钢网文件和坐标文件（CAM中不能存放钢 网文件） 63 检查CAM文件夹中是否存放生产加工说明文件。
PCB check list
PCB工艺Check List
1 PCB资料是否完善
制板文件
2 工艺要求
3 管脚小于0.5mm的IC，及精密BGA 4 chip器件焊盘要对称 器件封装 5 表贴器件焊盘与器件管脚 6 极性器件极性标识 7 8 9 10 11 12 安装螺钉或垫圈的周围 最小线宽线距 最小孔径 焊盘间距，以及元器件间距 导线或铜皮到板边距离 机械固定孔到板边距离 个别元器件焊盘阻焊设计焊接风险
1)板名正确，版本正确 2)板厚/铜厚是否符合要求 3)层压顺序已正确标注 4)特殊层厚/阻抗表述规范 5)需PCB厂家给拼板的，以及拼板方式，需在制板文件中说明 应在元件对角线附近增加mark框 0805、0603、0402元件焊盘两端热容量一致,焊盘要对称(接地焊盘散热,降低立 碑风险) 表贴件焊盘至少要比表贴元件管脚外方向长出0.2mm，便于生产和检验 PCB板的元件库中的第一脚标识或极性标识应在元件外形之外，以便元件焊接后 能直观地看出元件第一脚的标识与PCB板上元件焊盘第一脚标识是否相对应。 安装螺钉或垫圈的周围不应有可能引起短路的走线、过孔或铜皮 线宽线距尽量做到6mil以上,孔径大于0.3mm. 大于等于0.2mm 建议0.5mm，最小要0.3mm 建议3.0mm以上 例如插件晶振，是否加垫片，如不加垫片要在晶振本体下焊盘加阻焊
审核人：
审核日期 33 两个弯折位置间距 34 哪些器件可以放置在FPC上以及增加补强
FPC 35 器件至弯折处间距
36 37 38 39 40 其他特殊要求检查
器件或走线距离定位孔 FPC线宽线距 SMT贴片 细手指设计 对接口部分的控制要求（毛刺、公差）
其他特殊要求检查 41 备注
PCB 原理图 Checklist检查表
类别描述检视规则原理图需要进行检视，提交集体检视是需要完成自检，确保没有低级问题。
检视规则原理图要和公司团队和可以邀请的专家一起进行检视。
检视规则第一次原理图发出进行集体检视后所有的修改点都需要进行记录。
检视规则正式版本的原理图在投板前需要经过经理的审判。
差分网络原理图中差分线的网络，芯片管脚处的P 和N 与网络命令的P 和N 应该一一对应。
单网络原理图中所有单网络需要做一一确认。
空网络原理图中所有空网络需要做一一确认。
1、原理图绘制中要确认网格设置是否一致。
2、原理图中没有网格最小值设置不一致造成网络未连接的情况。
网络属性确认网络是全局属性还是本地属性1、原理图中器件的封装与手册一致。
2、原理图器件是否是标准库的symbol 。
绘制要求原理图中器件的封装与手册一致。
指示灯设计默认由电源点亮的指示灯和由MCU 点灭的指示灯，便于故障时直观判断电源问题还是MCU 问题网口连接器确认网口连接器的开口方向、是否带指示灯以及是否带PoE 网口变压器确认变压器选型是否满足需求，比如带PoE 按键确认按键型号是直按键还是侧按键电阻上下拉同一网络避免重复上拉或者下拉OD 门芯片的OD 门或者OC 门的输出管脚需要上拉匹配高速信号的始端和末端需要预留串阻三极管三极管电路需要考虑通流能力可测试性在单板的关键电路和芯片附近增加地孔，便于测试连接器防呆连接器选型时需要选择有防呆设计的型号仿真低速时钟信号，一驱动总线接口下挂器件的驱动能力、匹配方式、接口时序必须经过仿真确认，例如MDC/MDIO 、IIC 、PCI 、Local bus 仿真电路中使用电感、电容使用合适Q 值，可以通过仿真。
时序确认上电时序是否满足芯片手册和推荐电路要求。
时序确认下电时序是否满足芯片手册和推荐电路要求。
时序确认复位时序是否满足芯片手册和推荐电路要求。
复位开关单板按键开关设计，要防止长按按键，单板挂死问题，建议按键开关设计只产生一段短脉宽低电平。
电源PCB-CHECKLIST(布局)
所有器件满足禁布要求
需封装库人员和客户确认，新器件的封装库建库正确，元器件选用封装对应无误
确认PCB上器件安装的加工路线，并采取相应的布局方案，板边是否需要5mm 禁布区（最少3mm），或者加工艺边
压接器件是否满足安装间距要求
拨码开关、复位器件，指示灯、测试点等，不与其它器件冲突（如拉手条、 散热片、扣板、斜插或平插的器件（如DIMM条和CF卡等）等），且放在元件面
免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ]
备注
是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[
免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ]
不耐热的元器件和热敏器件(如铝电解电容、晶体等)不靠近高热器件 开关电源MOS管的散热是否满足要求 高速与低速，数字与模拟按模块分开布局 始端匹配靠近发端器件，终端匹配靠近接收端器件 退耦电容靠近相关器件放置 晶体、晶振及时钟驱动芯片等靠近相关器件放置 根据分析仿真结果或已有经验确定总线的拓扑结构，确保满足系统要求 现有布局能否满足绝对长度要求，相对长度是否容易实现 对同步时钟总线系统的布局满足时序要求 电感、继电器和变压器等易发生磁场耦合的感性器件不相互靠近放置 为避免单板焊接面器件与相邻单板间发生电磁干扰，单板焊接面不放置敏感 器件和强辐射器件 接口器件靠近板边放置，已采取适当的 EMC 防护措施（如带屏蔽壳、电源地 挖空等措施），提高设计的EMC能力 保护电路放在接口电路附近，遵循先防护后滤波原则 发射功率很大或特别敏感的器件（例如晶振、晶体等）远离屏蔽体、屏蔽罩外壳 复位器件、复位信号远离其他强干扰器件、信号 元件面下面的平面层为地 主电源层尽可能与其对应地层相邻，电源层与对应的地满足20H规则 每个布线层尽量满足有一个完整的参考平面，关键信号至少要有一个完整的参考平面 多层板层叠、芯材（CORE）对称 过孔的厚径比大于10:1时，需要得到PCB厂家确认 光模块的电源、地与其它电源、地分开，以减少干扰 有阻抗控制要求时，层设置参数满足要求
PCB设计CHECK LIST--修改版3
PCB CHECK LIST（讨论稿）一．布局方面：Check Approval□□ 1.产品外形尺寸，接口位置，安装孔的尺寸和位置符合要求（定位孔或非接地的安装孔需设置为非金属化孔）。
导线、功能焊盘应为圆角矩形，建议尺寸为2mm×3mm，在允许的情况下应采用双面焊盘，并用过孔（15mil）固定,且到板边的距离保持1mm以上。
□□ 2.元器件的摆放不重叠。
□□ 3.元器件的摆放不影响其他元器件的插拔和贴焊。
□□ 4.元器件的摆放应符合限高的要求，不会影响其他器件的贴焊和安装。
如电池盒下方，电池下方，背光板液晶下方等。
□□ 5.MARK点的位置摆放应符合要求：1、MARK点离板边及周围器件3mm 以上。
2、MARK点需放在PCB板对角位置。
3、单板上至少设置两个MARK点，若单板上无法放置MARK点，可在拼板或单板工艺边对角设置2个以上MARK点。
□□ 6.元器件离板边的距离应符合工艺要求：元器件焊盘到传送边的距离大于3mm，到非传送边的距离大于2mm。
□□ 7.体积大，间距小的元器件尽量放在元件面。
如果必须放在焊接面，其离板边的距离要大于等于7mm。
□□ 8.BGA和大于120PIN的QFP器件不能放在焊接面，BGA周围6mm以内不要有体积大插件或贴片器件，以免造成BGA返修困难□□ 9.有极性器件的摆放方向要尽可能一致。
□□ 10.相邻贴片器件的焊盘最少相距30mil。
BGA内部或背面密度大的地方可以放宽到25mil。
□□ 11.对于插拔时受力比较大的元器件，比如变压器引脚，热敏，压敏电阻的焊盘等，器件引脚直径与PCB 焊盘孔径及焊盘直径的对应□□插座）焊盘保持2mm以上，同时保持液晶（多PIN插座）引脚平行方向无器件阻挡，以利于焊接。
□□ 13.靠板边的热敏电阻或其他易倒伏器件，尽量放置于引线外围，以免造成加工不良□□ 14.与新结构配合的PCB要打印出1:1的图纸与结构比对，或者将PCB 转化为CAD支持的格式，请结构人员协助比对。
最新PCB-Checklist
项目
序号
检查内容
EDA
设计
EDA
复审
EDA
确认
备注
资
料
输
入
阶
段
在流程上接收到的资料是否齐全（包括：原理图、*.brd文件、料单、PCB设计说明以及PCB设计或更改要求、标准化要求说明、工艺设计说明文件）
1.3
确认PCB模板是最新的
确认模板的定位器件位置无误
PCB设计说明以及PCB设计或更改要求、标准化要求说明是否明确
单板信号走线上不能有锐角和直角（一般成 135 度角连续转弯，射频信号线最好采用圆弧形或经过计算以后的切角铜箔）
对于双面板，检查高速信号线是否与其回流地线紧挨在一起布线；对于多层板，检查高速信号线是否尽量紧靠地平面走线
对于相邻的两层信号走线，尽量垂直走线
避免信号线从电源模块、共模电感、变压器、滤波器下穿越
是否在信号线跨层比较多的地方，放置了地过孔（至少需要两个地平面）
电源和地
如果电源/地平面有分割，尽量避免分割开的参考平面上有高速信号的跨越。
确认电源、地能承载足够的电流。过孔数量是否满足承载要求
（估算方法：外层铜厚1oz时1A/mm线宽，内层0.5A/mm线宽，短线电流加倍）
对于有特殊要求的电源，是否满足了压降的要求
与结构相关的器件布好局后最好锁住，防止误操作移动位置
压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面不允许有元件或焊点
确认器件布局是否满足工艺性要求（重点关注BGA、PLCC、贴片插座）
金属壳体的元器件，特别注意不要与其它元器件相碰，要留有足够的空间位置
接口相关的器件尽量靠近接口放置，背板总线驱动器尽量靠近背板连接器放置
射频电路设计PCB审查checklist
【值得收藏】射频电路设计PCB审查checklist 2016-05-18硬件十万个为什么大小编下图所示为PCB 设计完成后的结构轮廓图：我们将布局成“U”形。
布局成U 形并不是不可以，但需要在中间加隔腔将其左右进行隔离，做好屏蔽。
还有一种在横向也需要添加隔腔。
即，用隔腔把一字形左右进行隔离。
这主要是因为需要隔离部分非常敏感或易干扰其它电路；另外，还有一种可能就是一字形输入端到输出端这段电路的增益过大，也需要用隔腔将其分开（若增益过大，腔体太大，可能会引起自激。
）。
B 芯片外围电路布局射频器件外围电路布局严格参照datasheet 上面的要求进行布局，受空间限制可以进行调整；数字芯片外围电路布局就不多讲了。
二、布线注意事项根据50 欧姆阻抗线宽进行布线，尽量从焊盘中心出线，线成直线，尽量走在表层。
在需要拐弯的地方做成45 度角或圆弧走线，推荐在电容或电阻两边进行拐弯。
如果遇到器件走线匹配要求的，请严格按照datasheet 上面的参考值长度走线。
比如，一个放大管与电容之间的走线长度(或电感之间的走线长度)要求等等。
在进行PCB 设计时，为了使高频电路板的设计更合理，抗干扰性能更好，应从以下几方面考虑（通用做法）：（1）合理选择层数在PCB 设计中对高频电路板布线时，利用中间内层平面作为电源和地线层，可以起到屏蔽的作用，有效降低寄生电感、缩短信号线长度、降低信号间的交叉干扰。
（2）走线方式走线必须按照45°角拐弯或圆弧拐弯，这样可以减小高频信号的发射和相互之间的耦合。
（3）走线长度走线长度越短越好，两根线并行距离越短越好。
（4）过孔数量过孔数量越少越好。
（5）层间布线方向层间布线方向应该取垂直方向，就是顶层为水平方向，底层为垂直方向，这样可以减小信号间的干扰。
（6）敷铜增加接地的敷铜可以减小信号间的干扰。
（7）包地对重要的信号线进行包地处理，可以显著提高该信号的抗干扰能力，当然还可以对干扰源进行包地处理，使其不能干扰其他信号。
PCB CHECKLIST
注意公母正负封装
4
功率器件是否考虑其散热效果，包括散热 铜皮大小、导热过孔、器件放的位置等等
无需检查 检查通过 OK 检查不通过
注意IC衬底
5
金属壳体的元器件是否和电路板的走线或 其他器件相碰干涉
无需检查 检查通过 OK 检查不通过 无需检查
6
器件的焊盘宽度和长度是否合适
检查通过 OK 检查不通过
7
23
是否有波峰焊接方向的标示，是否有偷锡 焊盘或其它措施，解决波峰焊的连锡问题
无需检查 检查通过 OK 检查不通过 无需检查
偷锡处理
24 线路板边框是否做圆弧或倒角处理。
检查通过 OK 检查不通过 无需检查
25 GERBER文件是否齐全
检查通过 OK 检查不通过
26
钢网文件是否去掉不必要的开窗（注意检 查那些漏铜而不需要上锡的区域，如硅胶 按键PAD)
PCB设计 CHECK LIST
表单编号： NO. 检查项 检查结果
无需检查
版本号： 确认人 备注
1
PCB、原理图和BOM三者位号是否一致
检查通过 OK 检查不通过 无需检查
2
是否按结构尺寸及要求放置元件
检查通过 OK 检查不通过
3
所有新器件的PCB封装是否和原理图对 应，封装尺寸是否和承认书相符
无需检查 检查通过 OK 检查不通过
12
是否加工艺边
13
数字电路和模拟电路及高速器件走线是否 合理。
14
敏感线是否有包地处理，与其它强信号线 的间距是否足够
无需检查 检查通过 OK 检查不通过
15
大电流的走线宽度是否满足需求，换层时 过孔大小及个数是否足够
PCB投板审查Check List
自审结果审核结果结论说明新器件封装是否与实物一致是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]极性器件有方向标示是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]所有器件均有明确标识，且字体大小整齐是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]不对称元件的原理图和PCB封装是否校对，管脚顺序是否一致(如三极管)是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]PCB实际尺寸、定位器件位置等与工艺结构要素图吻合是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]各种需加的附加孔无遗漏，且设置正确是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]安装孔的大小是否满足要求是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]拨码开关、复位器件，指示灯等位置是否合适，不与拉手条或其他器件冲突，且放在元件面是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]发热元件及外壳裸露器件不能紧邻导线和热敏元件，其他器件也应适当远离是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]同类型有极性插装元器件X、Y向各自方向相同是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]高器件之间无矮小器件，且高度≥10mm器件之间5mm内不能放置贴片器件和矮、小的插装器件是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]器件布局间距，表面贴装器件大于0.7mm、IC大于2mm、BGA大于5mm 是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]接插口尽量分布在PCB的四周是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]丝印是否摆放整齐，无重叠，不压焊盘，芯片焊接后不被覆盖是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]常插拔的器件3mm周围是否有表贴器件是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]TVS管要在电路的最外端靠近加插件是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]电解电容不可触及或靠近发热元件是[ ] 否[ ] 免[ ]是[ ] 否[ ] 免[ ]布局设计3结构设计2检查项目PCB投板评审Check List V1.0PCB版本号： 所属项目:设计者： 评审人： 评审花费时间： 评审日期：注： 评审结论为“否”需在“结论说明”中注明内容实例，结论为“免”需在“结论说明”中注明理由1器件封装计线5。
很全面的PCB_checklist_表格
85. 86. 87. 88. 89. 90. 91. 92. 93. 94. 95. 96. 97. 98. 99.
100.
101.
如果电源/地平面有分割，尽量避免分割开的参考平面上有高速信号的跨越。 确认电源、地能承载足够的电流。过孔数量是否满足承载要求,（估算方法：外层铜厚1o 线宽，短线电流加倍） 对于有特殊要求的电源，是否满足了压降的要求 为降低平面的边缘辐射效应，在电源层与地层间要尽量满足20H原则。（条件允许的话，电 如果存在地分割，分割的地是否不构成环路？ 相邻层不同的电源平面是否避免了交叠放置？ 保护地、-48V地及GND的隔离是否大于2mm？ -48V地是否只是-48V的信号回流，没有汇接到其他地？如果做不到请在备注栏说明原因。 靠近带连接器面板处是否布10~20mm的保护地，并用双排交错孔将各层相连？ 电源线与其他信号线间距是否距离满足安规要求？ 金属壳体器件和散热器件下，不应有可能引起短路的走线、铜皮和过孔 安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔 设计要求中预留位置是否有走线 非金属化孔内层离线路及铜箔间距应大于0.5mm（20mil），外层0.3mm（12mil）,单板起 间距应大于2mm（80mil） 铜皮和线到板边 推荐为大于2mm 最小为0.5mm 内层地层铜皮到板边 1 ~ 2 mm， 最小为0.5mm 对于两个焊盘安装的CHIP元件（0805及其以下封装），如电阻、电容，与其焊盘连接的印 称引出，且与焊盘连接的印制线必须具有一样的宽度，对于线宽小于0.3mm(12mil)的引出 与较宽印制线连接的焊盘，中间最好通过一段窄的印制线过渡？（0805及其以下封装） 线路应尽量从SOIC、PLCC、QFP、SOT等器件的焊盘的两端引出 器件位号是否遗漏，位置是否能正确标识器件 器件位号是否符合公司标准要求 确认器件的管脚排列顺序， 第1脚标志，器件的极性标志，连接器的方向标识的正确性 母板与子板的插板方向标识是否对应 背板是否正确标识了槽位名、槽位号、端口名称、护套方向 确认设计要求的丝印添加是否正确 确认已经放置有防静电和射频板标识（射频板使用） 确认PCB编码正确且符合公司规范 确认单板的PCB编码位置和层面正确（应该在A面左上方,丝印层） 确认背板的PCB编码位置和层面正确（应该在B右上方,外层铜箔面） 确认有条码激光打印白色丝印标示区 确认条码框下面没有连线和大于0.5mm导通孔 确认条码白色丝印区外20mm范围内不能有高度超过25mm的元器件 在回流焊面，过孔不能设计在焊盘上。（正常开窗的过孔与焊盘的间距应大于0.5mm （2 盘的间距应大于0.1 mm （4mil），方法：将Same Net DRC打开，查DRC，然后关闭Same N 过孔的排列不宜太密，避免引起电源、地平面大范围断裂
PCB布局,布线工艺审查Check List
3 7.9 细密间距引脚，0402贴片器件与传送边所在的板边距离要求大于10m.10 相邻插件元件本体之间的最小距离为0.5mm，焊盘之间的最小距离为1mm。
是[ ] 否[ ] 无[ ] 免[ ]
7.11
插装元器件以焊盘排列方向平行于波峰焊方向布局，连接器等多个引脚在一条直线 上的器件的轴线要求和波峰焊方向平行。
≤0.300g/mm2；J 形引脚器件：A≤0.200g/mm2；面阵列器件：A≤0.100g /mm2）
7.5 除结构有特殊要求之外，插件器件是否布局在PCB板的同一面，避免双面布局插件器 是[ ] 否[ ] 无[ ] 免[ ] 件。
7.6 不同属性的金属件或金属壳体的器件不能相碰。确保最小1.0mm的距离满足安装要求。是[ ] 否[ ] 无[ ] 免[ ]
是[ ] 否[ ] 无[ ] 免[ ]
1.3 PCB走线时，应做到横平竖直，斜线按45度角走线，拐弯，连接处避免产生尖角。 是[ ] 否[ ] 无[ ] 免[ ]
1.4
走线不能覆盖焊盘，应从焊盘末端引线；密间距的SMT焊盘（间距小于0.65mm）引脚 需要连接时，应从焊盘外部连接，不容许在焊脚中间直接连接。
是[ ] 否[ ] 无[ ] 免[ ]
1.5
片式元件走线和焊盘连接要避免不对称走线,IC元器件引脚的出线应从焊盘端面中心 位置引出。
是[ ] 否[ ] 无[ ] 免[ ]
1
布线设计
1.6
1OZ铜厚的PCB：线宽要求≥4mil，外层线间距≥5mil，内层线间距≥4mil；2OZ铜厚 的PCB：线宽≥6mil，线间距≥6mil。
是[ ] 否[ ] 无[ ] 免[ ]
1.7 对于防腐蚀要求高的PCB，细密线路要求设计到PCB板底面。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
评审日期合格不合格未检查不适用0000序号
检查结果缺陷位置
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
1
2
3
4
5
6
7
8
9
10
11
12
PCB检查表
评审员
检查内容整体
PCB板是否完成DFM检查PCB文件最终完成后保持LOCK状态PCB文件执行 update symbols检查PCB文件执行 DBdoctor检查PCB文件中DRC检查，注明DRC错误内容PCB上与结构相关的器件（接插件）放置位置合理性检查PCB上限高或禁布要求的器件合理性检查PCB上有无未放置的器件PCB上有无未连接的管脚PCB上信号是否存在跨分割问题PCB上铺铜的设计是否合理（包括死铜、直角）PCB上电源与地网络的间距合理性检查PCB上其他信号网络间距合理性检查dangling line report 板名,版本是否标注正确完整PCB输出文件命名是否正确GERBER文件是否生成与检查布局
模拟电路与数字电路之间要有明显的分界，只有隔离器件或数模混合器件可以跨越分界放置现场侧与系统侧必须有明显的分界，只有隔离器件可以跨越分界放置。
不仅考虑平面距离，要考虑空间距离。
放置器件不仅考虑本板内的器件结构干涉，还需要考虑与其他单板、结构件等的配合。
避免空间干涉。
PCB板上的各导电部分应与模块外壳的金属件保持6mm以上的距离，防止由于振动或外壳形变引起的短路。
高速、敏感、关键信号必须远离PCB板边。
高静电敏感元件（低于人体模式2kV）不应布局在PCB边缘、接口、拉手条装配等单板生产和测试中人手易于接触的地方。
接口电路的保护器件/滤波器必须靠近接口。
晶体、晶振必须紧靠被驱动器件放置。
跳线、可调电阻等可调元件必须留出调节的空间。
保险丝、电池等需更换的器件必须放置在明显可见的地方，并且要求便于更换。
经常插拔的接插件附近放置5mm禁布区域。
禁止放置SMT元件,RCL器件除外。
对PCB上已知功能的跳线、拨码等器件，用丝印注明各种配置的功能。
散热结果统计。