阎石《数字电子技术基础》(第5版)(章节题库 时序逻辑电路)【圣才出品】
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第6章 时序逻辑电路
一、选择题
1.有八个触发器的二进制计数器,它们最多有()种计数状态。
A.8
B.16
C.256
D.64
【答案】C
【解析】28=256。
2.下列描述不正确的是()。
A.触发器具有两种状态,当Q=1时触发器处于1态
B.时序电路必然存在状态循环
C.异步时序电路的响应速度要比同步时序电路的响应速度慢
D.主从JK触发器具有一次变化现象
【答案】A
【解析】触发器的状态还包括不定状态,比如在RS触发器中,当RS=11时,状态不定;研究的时序电路主要是要不间断给出信号,理论上来讲需要状态的不断循环;异步时序电路通过一些门电路再传输信号,而同步信号的数据传输直接通过时钟脉冲进行统一的传输,减少了传输过程的时间延迟。
3.一个四位串行数据,输入四位移位寄存器,时钟脉冲频率为1kHz,经过()可转换为4位并行数据输出。
A.8ms
B.4ms
C.8µs
D.4µs
【答案】B
【解析】时钟脉冲频率为1kHz,每1/1000=1ms输入一位数据,由于是串行数据,需要每个数据一一进行传输,t=4×1ms=4ms。
4.同步计数器和异步计数器比较,同步计数器的最显著优点是()。
A.工作速度高
B.触发器利用率高
C.电路简单
D.不受时钟CP控制
【答案】A
【解析】同步信号的数据传输直接通过时钟脉冲进行统一的传输,减少了传输过程的时间延迟。
5.N个触发器可以构成能寄存多少位二进制数码的寄存器?()。
A.N-1
B.N
D.2N
【答案】B
6.可用来暂时存放数据的器件是()。
A.译码器
B.寄存器
C.全加器
D.编码器
【答案】B
7.用()电路构成模16计数器的译码逻辑最简单
A.同步计数器
B.异步计数器
C.环形计数器
D.扭环形计数器
【答案】C
【解析】环形计数器将移位寄存器首尾相接,连续不断地输入时钟信号时寄存器里的数据将循环右移,电路结构极其简单,且在有效循环的每个状态只包含一个1(或0)时,可以直接以各个触发器输出端的1状态表示电路的一个状态,不需要另外加译码电路。
8.为了把串行输入的数据转换为并行输出的数据,可以使用()。
B.移位寄存器
C.计数器
D.存储器
【答案】B
【解析】移位寄存器能够串行输入串行输出,串行输入并行输出。
9.一个四位二进制码加法计数器的起始值为1001,经过100个时钟脉冲后的值为()。
A.1110
B.1111
C.1101
D.1100
【答案】C
【解析】1001经过16的倍数个周期后仍为1001,即96个时钟脉冲后计数器显示1001,再经历4个时钟脉冲,即100个时钟脉冲时,计数为1001+0100=1101
10.某计数器的状态转换图如图6-1所示,该计数器的模为()。
A.三
B.四
C.五
D.八
图6-1
【答案】C
【解析】循环状态的有5个,也就是说当计数器使用的过程中只有这5个状态才能保持一直计数。
二、填空题
1.三位二进制减法计数器的初始状态为101,四个CP脉冲后它的状态为______。
【答案】001
【解析】初始状态为101,四个CP脉冲后101+100=1001,1001的首位是进位,所以不显示。
2.一个三级环形计数器的初始状态是Q2Q1Q0=001(Q2为高位),则经过40个时钟周期后的状态Q2Q1Q0=______。
【答案】010
【解析】经过3的倍数个周期后,即39个周期后,Q2Q1Q0 =001;则40周期后Q2Q1Q0=010
3.用移位寄存器产生1101010序列,至少需要______位的移位寄存器。
【答案】6
【解析】共七位序列数,由于采用移位寄存器,而且状态在序列中没有循环,移位寄存器在传输过程中数据是一次传递的,所以需要至少6位移位寄存器。
三、简答题
1.分析如图6-2(a)所示电路实现什么功能,并画出波形图。
图6-2(a)
答:
(1)各触发器的驱动方程为
输出方程为: