福州大学数字逻辑与逻辑设计模拟卷
数字逻辑与设计试卷
《数字逻辑与设计》考试试卷试卷2B一、填空题（本大题共7道小题，每空1分，共15分） 1.数制转换：（A3）16=（ ）8 , （100.25）10=（ ）2 , （1000）自然二进制码=（ ）余3码 ,（110100）2=（ ）BCD 。
2.[X] 补=10110，则[X]反= ，[X]原= 。
3.数字逻辑电路分为两大类 。
4.逻辑函数)(D A C B A F ++⋅= 的对偶函数='F ，反函数=F 。
5.信号经不同路径到达会合点有先有后称为 ，产生错误输出的现象称为 。
6.三态门中的“三态”是指 、 和 。
7.组合逻辑电路在任一时刻的输出只和当时的输入有关，与电路 状态无关。
二、单项选择题（每小题2分，共8分）1.下列各式中的四变量A 、B 、C 、D 的最小项是（ ）。
A. ABCDB. )(D C AB + C .D C B A +++ D.D C B A +++2. 若左移寄存器输入端为0，则其在2个CP 脉冲作用下，可实现所存数据（ ）。
A 乘以2B 乘以4C 除以2D 除以43. 属于组合逻辑电路的是（ ）。
A 触发器B 数据选择器C 移位寄存器D 计数器4.函数BC B A F +=的“或与”式为（ ）。
A.))((C B C A ++B. ))((C A B A ++C. C)B B)((A ++D. B)C)(A (B ++三、逻辑函数化简题（共15分，每小题5分）1.用公式法化简逻辑函数D++⋅=为最简与或表达式。
F⋅⋅+⋅BAACCBA2.用卡诺图化简逻辑函数DAF+B+=为最简与或表达式。
C+DBCBAABCD3.用卡诺图化简函数∑(m,DCABF为最简与或表达式，其中无,,15=)13,7,2,0)(,关最小项为∑)(d。
1,,8,6,5,4,310四、分析题（共20分，第1题8分，第2题12分）：(1)完成该逻辑电路真值表；(2)说明该电路的逻辑功能。
大学《数字电路与逻辑设计》期末试卷含答案
大学《数字电路与逻辑设计》试题一、选择、填空、判断题（30分，每空1分）1.和CMOS相比，ECL最突出的优势在于D 。
A.可靠性高B. 抗干扰能力强B.功耗低 D. 速度快2.三极管的饱和深度主要影响其开关参数中的C 。
A.延迟时间t dB. 上升时间t rC. 存储时间t sD. 下降时间t f3.用或非门组成的基本RS触发器的所谓“状态不确定”是发生在R、S 上加入信号D 。
A.R=0, S=0B. R=0, S=1C. R=1, S=0D. R=1, S=14.具有检测传输错误功能的编码是：C 。
A. 格雷码B. 余3码C. 奇偶校验码5.运用逻辑代数的反演规则，求函数F=A̅[B+(C̅D+E̅G)]的反函数F̅：B 。
A.A+B̅C+D̅E+GB.A+B̅(C+D̅)(E+G̅)C.A̅+B(C̅+D)(E̅+G)6.下列叙述中错误的有：C 。
A. 逻辑函数的标准积之和式具有唯一性。
B. 逻辑函数的最简形式可能不唯一。
C. 任意两不同的最小项之和恒等于1。
7. 函数F=(A+B+C̅)(A ̅+D)(C+D)(B+D+E)的最简或与式为：A 。
A.F=(A+B+C ̅)(A ̅+D)(C+D)B.F=(A+B+C ̅)(A ̅+D)C.F=ABC̅+A ̅D+CD 8. 逻辑函数F (A,B,C,D )=∑(1,3,4,5,6,8,9,12,14)，判断当输入变量ABCD 分别从(1) 0110→1100，(2) 1111→1010时是否存在功能冒险：B 。
A. 存在，存在 B. 不存在，存在C.不存在，不存在9. 对于K ＝3的M 序列发生器，反馈函数为Q 2⊕Q 0，则产生M 序列：C 。
A. 1010100 B. 1110101 C. 111010010. 在进行异步时序电路的分析时，由于各个触发器的时钟信号不同，因此我们应该把时钟信号引入触发器的特征方程，对于D 触发器，正确的是：A 。
数字逻辑设计考试试题
数字逻辑设计考试试题1. 引言数字逻辑设计考试试题是在数字电路设计领域中非常重要的一个方面。
它测试了学生对数字逻辑电路和设计原理的理解和应用能力。
本文将讨论几个常见的数字逻辑设计考试试题，并详细解答每一个试题。
2. 试题一 - 逻辑门电路设计试题描述：设计一个4位二进制加法器，使用逻辑门电路实现。
给定两个4位的二进制数字A和B，计算这两个数字的和，并输出一个4位的二进制结果。
解答：首先，我们需要确定所需的逻辑门类型来构建4位二进制加法器。
常用的逻辑门包括AND门、OR门、NOT门和XOR门。
通过逻辑门的组合，我们可以实现加法器的功能。
我们可以将4位二进制加法器分成四个阶段：全加器、加法器主体、进位检测器和结果输出。
在全加器阶段，我们使用XOR门和AND门来计算每一位的和以及进位。
在加法器主体阶段，我们使用多个全加器来实现4位的加法。
在进位检测器阶段，我们使用OR门来检测是否存在进位。
最后，在结果输出阶段，我们将每一位的和输出到相应的输出端口。
通过以上的设计，我们成功地实现了一个4位二进制加法器。
3. 试题二 - 状态机设计试题描述：设计一个简单的状态机，它包含两个状态S0和S1，并包括两个输入信号A和B。
当输入信号A为1时，状态机从S0转换到S1；当输入信号B为1时，状态机从S1转换到S0。
设计状态机的状态转换图和状态转换表。
解答：为了设计该状态机，我们需要确定两个状态之间的状态转换以及输入信号对状态的影响。
状态转换图如下所示：A=1 B=1----------> S1 ----------> S0| || A=0 | B=0| |---------- S0 <---------- S1状态转换表如下所示：当前状态输入A 输入B 下一状态S0 1 0 S1S0 0 0 S0S1 1 0 S0S1 0 1 S0通过上述状态转换图和状态转换表，我们设计并实现了一个简单的状态机。
4. 试题三 - 时序逻辑电路设计试题描述：设计一个4位计数器，它每秒钟自动加1，从0000计数到1111，然后从0000重新开始计数。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
(完整版)数字电路与逻辑设计试卷
一．选择题（在每题的备选答案中选出一个正确的答案，并将正确答案的号码填在题干的括号内。
1．在逻辑关系中，决定事物结果的诸条件中，只需有任何一个知足，结果就会发生的逻辑关系是（）A ．与关系B ．或关系C．非关系D．与或非关系2．以下图电路，输出Y 为（）A． 0B．1C．AB D ．高阻态3．已知 Y1AB，Y2 A B ，则Y1和Y2知足逻辑关系（）。
A．Y1Y2B．Y1Y2C．Y1Y21D．Y1Y204．某二位时序电路的状态变换图以下所示，从该图中能够判断这是一个（）计数器。
A ．二进制加法B ．二进制减法C．二位环型 D ．三进制5．图中所示电路的逻辑功能是（）A ． CMOS反相器B．传输门C．多谐振荡器D．单稳态触发器6．以下四个储存器中，储存容量最大的是（）A ． 1024× 2B ．1024× 4C． 2048× 2 D ．4096× 27．在逻辑关系中，决定事物结果的诸条件均知足，结果才会发生的逻辑关系是（）A ．与关系B ．或关系C．非关系D．与或非关系8．已知Y1AB,Y2 A B ,则 Y1和Y2知足逻辑关系（）A．Y1Y2B．Y1Y2C．Y1Y20D． Y1Y2 A B 9．以下图电路实现的逻辑关系是（）A．Y=0B． Y=A C．Y A B D．Y A B10．在数字系统中，将两个n位二进制数 A 、B 进行比较，以鉴别其大小的逻辑电路称为（）A ．加法器B ．译码器C．数据比较器D．数据选择器11．将 D触发器接成以下图电路，则Q n+1 =（）A ．Q nB ．C． 0 D ．112．1024×4位的RAM有（）位数据线。
A ．1024B． 10C． 8D． 4二．填空题1．八进制数52，其对应的二进制数为。
2．在数字电路中，能够起信号传输开关作用的电路是。
3．三态门有三种输出状态，分别是：0、 1 和。
4．在数字系统中 , 有多个信号同时出现, 对此中高优先级的信号进行编码, 达成这一功能的电路称为。
数字电路与逻辑设计期末模拟题及答案
数字电路与逻辑设计期末模拟题及答案数字电路与逻辑设计期末模拟题⼀、选择题1、（36.7）10 的8421BCD 码为。
（） A 、（0110110.101）8421BCD B 、（0011110.1110）8421BCD C 、（00110110.0111）8421BCD D 、（110110.111）8421BCD2、与（6B.2）16相对应的⼆进制数为（） A 、（1101011.001）2 B 、（01101010.01）2 C （11101011.01）2 D 、（01100111.01）23、在BCD 码中，属于有权码的编码是（）A 、余3码B 、循环码C 、格雷码D 、8421码 4、如图1-1所⽰门电路，按正逻辑体制，电路实现的逻辑式F=（）5、如果1-2所⽰的波形图，其表⽰的逻辑关系是（）6、下列器件中，属于组合电路的有（）A 、计数器和全加器B 、寄存器和⽐较器C 、全加器和⽐较器D 、计数器和寄存器7、异或门F=A ⊕B 两输⼊端A 、B 中，A=0，则输出端F 为（） A 、A ⊕B B 、B C 、B D 、08、已知4个组合电路的输出F1～F4的函数式⾮别为：F 1=AB+A C ，F 2=AB+A CD+BC ，F 3=A B +B C ，F 4=（A+B ）·（A +C ），则不会产⽣竞争冒险的电路是( ) A 、电路1 B 、电路2 C 、电路3 D 、电路4 9、边沿触发JK 触发器的特征⽅程是（） A 、θ1+n =J nθ+k nθ B 、θ1+n =J nθ+k nθ C 、θ1+n =J nθ+k n θ D 、θ1+n =J nθ+K nθ10、⽤n 个出发器件构成计数器，可得到的最⼤计数长度为（） A 、n B 、2n C 、n 2D 、2n11、（011001010010.00010110）8421BCD 所对应的⼗进制数为（） A 、（652.16）10 B 、（1618.13）10C 、（652.13）10D 、（1618.06）1012、⼋进制数（321）8对应的⼆进制数为（） A 、（011010001）2 B 、（110011）2 C 、（10110111）2 D 、（1101011）213、与（19）10相对应的余3BCD 码是（） A 、（00101100）余3BCD B 、（01001100）余3BCDC 、（00110101）余3BCD D 、（01011010）余3BCD 14、如图1-3所⽰门电路，按正逻辑体制，电路实现的逻辑关系F=（） A 、C B A ?? B 、C B A ?? C 、A+B+C D 、C B A ++图1-315、如图1-4所⽰的波形图表⽰的逻辑关系是（） A 、F=B A ? B 、F=A+B C 、F=B A ? D 、F=B A +16、已知逻辑函数的卡诺图如图1-5所⽰能实现这⼀函数功能的电路是（）17、组合逻辑电路的特点是（）A 、含有存储元件B 、输出、输⼊间有反馈通路C 、电路输出与以前状态有关D 、全部由门电路构成18、函数F=C B AB C A ?++，当变量取值为（），不会出现冒险现象。
完整版数字电路与逻辑设计试题与答案.doc
数字电路与逻辑设计( 1) 班级学号姓名成绩一．单项选择题（每题 1 分，共 10 分）1．表示任意两位无符号十进制数需要（）二进制数。
A．6 B ．7 C ． 8 D ．92．余 3 码 10001000 对应的 2421 码为（）。
A．01010101 B.10000101 C.10111011 D.111010113．补码 1．1000 的真值是（）。
A． +1.0111 B. -1.0111 C. -0.1001 D. -0. 10004．标准或 - 与式是由（）构成的逻辑表达式。
A．与项相或 B. 最小项相或 C. 最大项相与 D. 或项相与5. 根据反演规则，FA C C DEE的反函数为（）。
A. F [A C C(D E)] EB. F A C C(D E ) EC. F (A C CD E ) ED. F A C C (D E ) E6．下列四种类型的逻辑门中，可以用（）实现三种基本运算。
A. 与门B. 或门C. 非门D. 与非门7．将 D 触发器改造成T 触发器，图 1 所示电路中的虚线框内应是（）。
图1A.或非门B.与非门C.异或门D.同或门8．实现两个四位二进制数相乘的组合电路，应有（A． 8 B. 9 C. 10 D. 11）个输出函数。
9．要使 JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（A．JK=00 B. JK=01 C. JK=10 D. JK=11）。
10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（）个异或门。
A．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”, 错误的在括号内记“×”, 并在划线处改正。
每题 2 分，共 10 分）1．原码和补码均可实现将减法运算转化为加法运算。
（）2． 函数 F(A, B, C)M(1,3,4,6, 7), F (A, B, C)m(0,2,5) 。
(完整word版)数字逻辑设计2017年模拟试卷
第 1 页学 院 姓 名 学 号 任课教师 考场教室 座位号……………………密…………封……………线……………以……………内……………答…………题……………无……………效…………………………数字逻辑期 末考试 模拟 卷考试科目： 数字逻辑设计 考试形式： 闭卷 考试日期： 年 月 日成绩构成比例：平时 10 %， 期中 10 %， 实验 10 %， 期末 70 %本试卷由 九 部分构成，共 页。
考试时长： 120 分钟 注：一、单选题（每题2分，共10分）1、已知[X]反= 1110，则[2X]补=（ ）。
A 、1110B 、1101C 、1111D 、10002、逻辑函数的表示方法中具有唯一性的是（ ）。
A 、真值表B 、表达式C 、逻辑图D 、以上都具有3、数字系统中，采用（ ）可以将减法运算转化为加法运算。
A 、原码B 、ASCII 码C 、补码D 、BCD 码4、在下列逻辑部件中，属于组合逻辑电路的是（ ）。
A 、计数器B 、数据选择器C 、寄存器D 、触发器 5、当用异或门逻辑器件实现逻辑非的功能时，异或门的两个输入端A 、B 应按（ ）连接。
A 、A 或B 中一个接低电平 B 、A 或B 中一个接高电平C 、A 和B 并接在在一起D 、不能实现二、填空题（每空2分，共210分）1、利用逻辑代数的反演规则写出函数()F AB C D EF =++的反函数为（ ）。
第 2 页2、二进制（1111）2对应数值，转换成8421BCD 码是（ ）。
3、最大长度移位寄存器型计数器的计数长度为（ ）。
4、在CP 为“1”期间，主从JK 触发器仅能翻转一次的现象称（ ）问题，为了解决这个问题，增强电路的可靠性，提出了边沿JK 触发器。
5、函数F AB AC =+可能会产生险象，可以通过增加冗余项（ ）的方法消除。
三、判断题（每题2分，共10分）1、65进制的同步计数器至少有7个计数输出端。
（ ）2、利用Verilog HDL 编程时，要时刻牢记Verilog 是硬件语言，但是可以不将Verilog HDL 语句与硬件电路对应起来。
2016年度福州大学863数据结构与程序设计模拟题
2016年福州大学863数据结构与程序设计模拟题一一．单项选择题：每小题2 分（共60分）1．为解决计算机主机与打印机之间速度不匹配问题，通常设置一个打印数据缓冲区，主机将要输出的数据依次写入该缓冲区，而打印机则依次从该缓冲区中取出数据。
该缓冲区的逻辑结构应该是（）A．栈B．队列C．树D．图2．设栈S 和队列Q 的初始状态均为空，元素a，b，c，d，e，f，g 依次进入栈S。
若每个元素出栈后立即进入队列Q，且7 个元素出队的顺序是b，d，c，f，e，a，g，则栈S 的容量至少是（）A．1 B．2 C．3 D．43．给定二叉树如下图所示，设N 代表二叉树的根，L 代表根结点的左子树，R 代表根结点的右子树。
若遍历后的结点序列是3，1，7，5，6，2，4，则其遍历方式是（）A．LRN B．NRL C．RLN D．RNL4．下列二叉排序树中，满足平衡二叉树定义的是（）A B C D5．已知一棵完全二叉树的第6 层（设根为第1 层）有8 个叶结点，则该完全二叉树的结点个数最多是()A．39 B．52 C．111 D．119 6．将森林转换为对应的二叉树，若在二叉树中，结点u 是结点v 的父结点的父结点，则在原来的森林中，u 和v 可能具有的关系是()Ⅰ．父子关系Ⅱ．兄弟关系Ⅲ．u 的父结点与v 的父结点是兄弟关系A．只有ⅡB．Ⅰ和ⅡC．Ⅰ和ⅢD．Ⅰ、Ⅱ和Ⅲ7．下列关于无向连通图特性的叙述中，正确的是( )Ⅰ．所有顶点的度之和为偶数Ⅱ．边数大于顶点个数减1 Ⅲ．至少有一个顶点的度为1 A．只有ⅠB．只有ⅡC．Ⅰ和ⅡD．Ⅰ和Ⅲ8．下列叙述中，不．符合m 阶B 树定义要求的是()A．根结点最多有m 棵子树B．所有叶结点都在同一层上C．各结点内关键字均升序或降序排列D．叶结点之间通过指针链接9．若数据元素序列11，12，13，7，8，9，23，4，5是采用下列排序方法之一得到的第二趟排序后的结果，则该排序算法只能是()A．冒泡排序B．插入排序C．选择排序D．二路归并排序10. 若元素a、b、c、d、e、f依次进栈，允许进栈、退栈操作交替进行，但不允许连续三次进行退栈操作，则不．可能得到的出栈序列是()A．d c e b f a B．c b d a e f C．b c a e f d D．a f e d c b11．某队列允许在其两端进行入队操作，但仅允许在一端进行出队操作。
专业数字电路与逻辑设计模拟试卷.doc
专业数字电路与逻辑设计模拟试卷多少个二进制数可以构成一个十六进制数？(2分)a2 b . 3 c . 4d . 5检查答案标准答案:c2二进制数(1111101.0101)2到八进制:() (2分)a . 037 . 25 b . 175 . 24 c . 125 . 3l 25d . 761.2检查答案标准答案:B 3。
十进制9的8421代码是()。
(2分)甲1000乙1011丙1001丁1010检查答案标准答案:C 4。
二进制数？0.1011的原始代码是()。
(2分)a . 1 . 1011 b . 0 . 1011 c . 1 . 0100d . 1 . 0101检查答案标准答案:A 5。
逻辑函数=()。
(2分)a.a.b.c.b.c.1d.0检查答案标准答案:C 6。
逻辑函数F(A，B，C)=的标准和或公式是()。
(2分)a.b.c.d .检查答案标准答案:D 7。
等于逻辑函数F=的函数是()。
(2)美国生物化学学会生物化学学会检查答案标准答案:D 8。
逻辑函数的反函数是()(2分)a.b.c.d .检查答案标准答案:B 9。
以下三个逻辑函数表达式中哪一个是最小项表达式？(2分)a.b.c.d .检查答案标准答案:A 10。
逻辑函数公式f=等于()。
(2分)a.0b.1c.a.d .检查答案标准答案:B 11。
在下面的TTL电路中，输出可以实现线路和功能的电路是()。
(2)或非门、与非门、异或门、异或门、正交门检查答案标准答案:D 12。
典型的TTL与非门电路使用的电源电压为()。
(2分)a.5 v b.3.6 v c.0.35 v d.3-18 v检查答案标准答案:A 13。
当基本RS触发器正常工作时，其约束条件是不允许输入S和R的值为()。
(2分)答0、0分0、1分1、0分1、1检查答案标准答案:D 14。
如果JK触发器的J=0且K=0，则输出Q的状态为()。
(2分)a.0b.1c .不变d .用前面的状态q检查反相的答案标准答案:C 15。
湖大数字电路与逻辑设计试卷答案
数字电路与逻辑设计1_3试卷和答案一、填空（每空1分，共45分）1．Gray码也称循环码，其最基本的特性是任何相邻的两组代码中，仅有一位数码不同，因而又叫单位距离码。
2．二进制数转换成十进制数的方法为：按权展开法。
3．十进制整数转换成二进制数的方法为：除2取余法，直到商为0 止。
4．十进制小数转换成二进制数的方法为：乘2取整法，乘积为0或精度已达到预定的要求时，运算便可结束。
5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“+ ”，“+ ”换成“·”，常量“0”换成“ 1 ”，“ 1 ”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。
称为原函数F的反函数，或称为补函数6．n个变量的最小项是n个变量的“与项”，其中每个变量都以原变量或反变量的形式出现一次。
对于任何一个最小项，只有一组变量取值使它为 1 ，而变量的其余取值均使它为0 。
7．n个变量的最大项是n个变量的“或项”，其中每一个变量都以原变量或反变量的形式出现一次。
对于任何一个最大项，只有一组变量取值使它为0 ，而变量的其余取值均使它为 1 。
8．卡诺图中由于变量取值的顺序按格雷码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。
，保证了各相邻行(列)之间只有一个变量取值不同。
9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈内没有变化的那些变量。
求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量；求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。
10．逻辑问题分为完全描述和非完全描述两种。
如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为完全描述逻辑函数。
如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为Ø或×)，那么这类函数称为非完全描述的逻辑函数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字电路与逻辑设计》模拟卷
（考试时间 120分钟）
姓名 学号 班级
一．填空题（每空2分，共20分）
1．(A2.C)16=( )10
2．(110001000001)2421码=( )10
3．已知[X]反=1.1010，那么[X]真值=（ ）。
4．)13,11,10,5,1()15,14,9,8,6,2,0(),,,
(d D C B A F ∑∑+=
，其最简与或式
=F （ ）。
5．分析右图所示电路的逻辑关系， 写出相应的逻辑表达式F
为（ ）。
6．设计一个158进制的计数器，
最少需要（ ）个触发器。
A B
C D E F
F
7．当用D 触发器实现T ’触发器功能时，则D 端应接（ ）端。
8．模为2n 的扭环形计数器，其无用状态数为（ ）。
9．如下图所示逻辑部件，其中各方框中采用模N 的计数器作N 次分频器，则Z 输出的
频率是（ ）。
10．时序逻辑电路使用时钟脉冲CP 上升沿更新状态的边沿触发器，已知CP 及输入X 的波形如下图所示，则X 的取值（从左向右）是（ ）。
二．单项选择题（每小题1分，共10分）
1．与二进制0101等值的余3码是（ ）。
（1）1010 （2）1000 （3）0001 （4）0011 2．二进制数011001的典型格雷码是（ ）。
（1）011011 （2）101101 （3）010111 （4）010101 3．表达式F=AB 可用来表示（ ）。
（1）A<B （2）A>B （3）
A>B （4）A<B
4．如将TTL “与非”门仅作为“非”门使用，则多余输入端应做（ ）处理。
（1）全部挂高 （2）其中一个接地 （3）全部接地 （4）部分接地 5．标准与或式是由（ ）构成的逻辑表达式。
（1）与项相或 （2）最小项相或 （3）最大项相与 （4）或项相与 6． 如图所示由两个”与非”门构成的
基本触发器,欲使该触发器保持现态，
则该触发器输入信号应为( )。
（1）S=R=0 （2）S=R=1
Z
CP X
（3）S=1 R=0 （4）S=0 R=1
7．n 位二进制译码器与门阵列中，共有（ ）个二极管。
（1）n 2 （2）n ×2n （3）2n （4）n 8．下图所示是（ ）触发器的状态图。
（1） RS （2） D （3） T （4）JK
9．用（ ）电路构成模8计数器的逻辑电路最简。
（1）异步计数器 （2）同步计数器
（3）环行计数器 （4）扭环行计数器
10．PLA 逻辑结构中，包含“与”阵列，它是一个（ ）阵列。
（1）部分编码 （2）全编码 （3）部分译码 （4）全译码
三．多项选择题（每小题2分，共10分）
1．设A 、B 、C 、D 是四位二进制码，若电路采用奇检验，则校验位Q 的逻辑表达式是
（ ）。
（1）A ⊕B ⊕C ⊕D ⊕1 （2）A ⊕B ⊕C ⊕D ⊕0
（3）A ⊙B ⊙C ⊙D ⊙0 （4）A ⊙B ⊙C ⊙D ⊙1
2．下列逻辑电路中，不属于组合逻辑电路的是（ ）。
（1） 序列信号检测器 （2）全加器 （3）译码器 （4）数据选择器 （5）数据锁存器
3．n 个变量构成的最小项m i 和最大项M i 之间，满足关系（ ）。
（1）m i ＝M i （2）m i ＝M i
（3）m i ＋M i ＝1 （4）m i M i ＝1 （5）m i M i ＝0 4．下列触发器中，能用来构成移位寄存器的有（ ）。
（1）同步式D 触发器 （2）维持阻塞JK 触发器
（3）边沿T 触发器 （4）主从JK 触发器 （5）基本SR 触发器 5．如图所示，初始时，1Q =n
，图中（ ）能实现n 1Q Q =+n 的逻辑功能
（1） （2） （3） （4） （5）
四．改错题（每小题2分，共10分） 先找到出错位置，然后改正。
1．用九片3－8译码器构成两级选择电路，最多能实现8－72变量译码器功能。
2．对JK 型触发器，若希望其状态由0转变为1，则所加的激励信号是JK=×0。
3． 给定一个ROM 阵列逻辑图如下图所示，请将下表改写成和阵列逻辑图相应的ROM 真值表。
4
5．容量为4K ×8的PROM 电路，它的存储体可存放1024个字，可实现8个10变量的
组合逻辑函数。
五．分析题（共28分）
1．分析图示电路:
要求（1）说明电路类型及性质; （2）写出电路状态方程和输出方程; （3）画出电路状态转换图; （4）求电路逻辑功能。
（10分）
2．设触发器的初始状态Q=0，已知J 、K 端和CP 端的输入信号如下图所示，试分别
画出主从JK 触发器和负边沿JK 触发器的输出端Q 的波形。
（8分）
3．分析右图所示74LS194
（1）画出它的完整状态图； （2）它的计数模M=？ （3）求序列值； （4）讨论自启动能力 （即有无挂起现象）（10分）
六．设计题（共22分）
1．用JK 型触发器和PLA 实现＂0110＂序列检测器，画出逻辑阵列图。
（状态编码用自然态序）（12分）
2．用一块74LS151，一块74LS161及其它逻辑门电路实现011101序列信号发生器。
（10分）
CP
J K Q 主从 Q 负边沿
1 2 3 4 5 6 “0“1”CP。