数字逻辑 第四章 触发器
合集下载
数字电子技术基础-第四章-触发器
Q Q
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
数字电子技术课件第4章触发器
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。
③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。
Qn1 S RQn
JQ n KQnQn JQ n KQn CP下降沿到来时有效
主从JK触发器没有约束。
4.4.2 主从JK触发器
特 性 表
J
K
Qn
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Q n+1 0 1 0 0 1 1 1 0
功能
Q n1 Q n
保持
Q n1 0
置0
Q n1 1
置1
Q n1 Q n 翻转
时 CP 序J 图
K
Q
4.4.2 主从JK触发器 逻辑符号
Q
Q
Q
Q
J CP K
J CP K 曾用符号
Q
Q
1J C1 1K
J CP K 国标符号
电路特点
①主从JK触发器采用主从 控制结构，从根本上解决 了输入信号直接控制的问 题，具有 CP＝1期间接 收输入信号，CP下降沿 到来时触发翻转的特点。
随 CP 的到来而翻转，而 T 触发器能解决这个问题。
4.5.1 T触发器电路结构
T 触发器只有一个控制端, 只要将主从 JK 触发器的两个输入端 J 和 K 连接起来作为一个输入端 T，就构成了 T 触发器
③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。
Qn1 S RQn
JQ n KQnQn JQ n KQn CP下降沿到来时有效
主从JK触发器没有约束。
4.4.2 主从JK触发器
特 性 表
J
K
Qn
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Q n+1 0 1 0 0 1 1 1 0
功能
Q n1 Q n
保持
Q n1 0
置0
Q n1 1
置1
Q n1 Q n 翻转
时 CP 序J 图
K
Q
4.4.2 主从JK触发器 逻辑符号
Q
Q
Q
Q
J CP K
J CP K 曾用符号
Q
Q
1J C1 1K
J CP K 国标符号
电路特点
①主从JK触发器采用主从 控制结构，从根本上解决 了输入信号直接控制的问 题，具有 CP＝1期间接 收输入信号，CP下降沿 到来时触发翻转的特点。
随 CP 的到来而翻转，而 T 触发器能解决这个问题。
4.5.1 T触发器电路结构
T 触发器只有一个控制端, 只要将主从 JK 触发器的两个输入端 J 和 K 连接起来作为一个输入端 T，就构成了 T 触发器
数字电子技术基础第四章重点最新版
触 CP 上升沿(或下降沿)时刻翻转。
发
这种触发方式称为边沿触发式。
器
EXIT
集成触发器
主从触发器和边沿触发器有何异同？
空翻可导致电路工作失控。
EXIT
集成触发器
4.3 无空翻触发器
主要要求：
了解无空翻触发器的类型，掌握其工作特点。 能根据触发器符号识别其逻辑功能和触发方式， 并进行波形分析。
EXIT
集成触发器
一、无空翻触发器的类型和工作特点
主
工作特点：CP = 1 期间，主触发器接收
从 输入信号；CP = 0 期间，主触发器保持 CP
EXIT
集成触发器
2. 工作原理及逻辑功能 Q 0 触发器被工置作0原1理Q
G1 11
1 SD
输入 RD SD 00 01 10 11
输出 QQ
01
G2
RD 0 功能说明
触发器置 0
EXIT
2. 工作原理及逻辑功能
集成触发器
Q 1 触发器被置 1 0 Q
G1
0 SD
输入 RD SD 00 01 10 11
触发器置 0 触发器置 1 触发器保持原状态不变
EXIT
2. 工作原理及逻辑功能
Q 1
G1
0 SD
输入 RD SD 00 01 10 11
输出
QQ 不定
01 10 不变
集成触发器
Q
输出既非 0 状态，
1 也非 1 状态。当 RD 和 SD 同时由 0 变 1 时， 输出状态可能为 0，也
G2 可能为 1，即输出状态 不定。因此，这种情况
EXIT
四、一些约定
集成触发器
1态： Qn=1，Qn=0 0态： Qn=0，Qn=1
发
这种触发方式称为边沿触发式。
器
EXIT
集成触发器
主从触发器和边沿触发器有何异同？
空翻可导致电路工作失控。
EXIT
集成触发器
4.3 无空翻触发器
主要要求：
了解无空翻触发器的类型，掌握其工作特点。 能根据触发器符号识别其逻辑功能和触发方式， 并进行波形分析。
EXIT
集成触发器
一、无空翻触发器的类型和工作特点
主
工作特点：CP = 1 期间，主触发器接收
从 输入信号；CP = 0 期间，主触发器保持 CP
EXIT
集成触发器
2. 工作原理及逻辑功能 Q 0 触发器被工置作0原1理Q
G1 11
1 SD
输入 RD SD 00 01 10 11
输出 QQ
01
G2
RD 0 功能说明
触发器置 0
EXIT
2. 工作原理及逻辑功能
集成触发器
Q 1 触发器被置 1 0 Q
G1
0 SD
输入 RD SD 00 01 10 11
触发器置 0 触发器置 1 触发器保持原状态不变
EXIT
2. 工作原理及逻辑功能
Q 1
G1
0 SD
输入 RD SD 00 01 10 11
输出
QQ 不定
01 10 不变
集成触发器
Q
输出既非 0 状态，
1 也非 1 状态。当 RD 和 SD 同时由 0 变 1 时， 输出状态可能为 0，也
G2 可能为 1，即输出状态 不定。因此，这种情况
EXIT
四、一些约定
集成触发器
1态： Qn=1，Qn=0 0态： Qn=0，Qn=1
数字电路触发器
1. 基本构造
S：置位（置1）端 R：复位（置0）端
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
两输入端 SD
RD
(二) 基本RS触发器
2. 逻辑功能
正常情况下， 两输出端旳状态 保持相反。一般 以Q端旳逻辑电 平表达触发器旳 状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。
两互补输出端
发器状态不定。
3. 基本RS触发器应用电路：
(1) 无震颤开关电路
Q
Q
＆＆
5V
S
R
1k 1k
K
图4- 3 无震颤开关电路
机械开关在静止到新旳位置 之前其机械触头将要震颤几 次。图4-3电路能够处理震颤 问题。
设初始时Ｋ接Ｒ端，基本原 理如下：
a.Ｋ由右扳向左端，而且震颤几次，相当于ＲＳ＝１０
（或１１）
1
K
1
＆
0
G8 1
＆ G6
0
B
＆
1
G4
＆ G2
Q
01
0
0
10
CP
设触发器原
＆ 01
G9
（a）
1
Rd
主从状 态一致
态为“0”
翻转为“1”态
态
(1)J=1, K=1
1
J
K
1 1
0
0
CP
设触发器原 态为“1”态
＆ G7
F主
＆ G8
Sd
A
1
Q’
＆ G5
＆ G3
Q’ F从
＆ G6 B
＆ G4
＆ G1
＆ G2
S：置位（置1）端 R：复位（置0）端
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
两输入端 SD
RD
(二) 基本RS触发器
2. 逻辑功能
正常情况下， 两输出端旳状态 保持相反。一般 以Q端旳逻辑电 平表达触发器旳 状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。
两互补输出端
发器状态不定。
3. 基本RS触发器应用电路：
(1) 无震颤开关电路
Q
Q
＆＆
5V
S
R
1k 1k
K
图4- 3 无震颤开关电路
机械开关在静止到新旳位置 之前其机械触头将要震颤几 次。图4-3电路能够处理震颤 问题。
设初始时Ｋ接Ｒ端，基本原 理如下：
a.Ｋ由右扳向左端，而且震颤几次，相当于ＲＳ＝１０
（或１１）
1
K
1
＆
0
G8 1
＆ G6
0
B
＆
1
G4
＆ G2
Q
01
0
0
10
CP
设触发器原
＆ 01
G9
（a）
1
Rd
主从状 态一致
态为“0”
翻转为“1”态
态
(1)J=1, K=1
1
J
K
1 1
0
0
CP
设触发器原 态为“1”态
＆ G7
F主
＆ G8
Sd
A
1
Q’
＆ G5
＆ G3
Q’ F从
＆ G6 B
＆ G4
＆ G1
＆ G2
(数字电子技术)第4章触发器
2
触发器逻辑功能的转换可以通过组合逻辑门电路 实现，也可以通过查找表的方式实现。
3
在转换过程中，需要考虑触发器的特性、输入和 输出信号的逻辑关系以及时序关系等因素。
触发器的参数设计
触发器的参数设计包括工作频 率、功耗、延迟时间等，需要 根据实际需求进行选择和优化。
工作频率决定了触发器的响 应速度，功耗决定了触发器 的能耗大小，延迟时间决定
锁存器
触发器可以组成锁存器，用于暂时存储数据。在控制信号 的作用下，锁存器可以将输入的数据存储在相应的触发器 中，并在需要时将数据输出。
寄存器阵列
触发器可以组成寄存器阵列，用于实现多位数据的存储和 操作。通过控制时钟信号和控制信号的逻辑关系，可以实 现多位数据的并行输入、输出和操作。
04
触发器的设计
实际应用中的问题与解决方案
延迟时间
触发器的输出信号在时钟边沿发生后会有一定的延迟时间，这是由于电路中元件的物理特 性和信号传播速度所限。为了减小延迟时间，可以采用更快的硬件材料和优化电路设计。
功耗问题
触发器在工作中会产生一定的功耗，特别是在大规模集成电路中，功耗问题更加突出。可 以通过优化电路设计和采用低功耗元件来降低功耗。
基本逻辑门电路的设计
01
逻辑门电路是构成触发器的基本单元，常见的有与门、或门、 非门等。
02
设计基本逻辑门电路时，需要考虑输入和输出的逻辑关系、门
的延迟时间以及门的功耗等参数。
逻辑门电路的设计需要遵循一定的设计规则和标准，以确保其
03
正确性和可靠性。
触发器逻辑功能的转换
1
触发器有多种逻辑功能，如RS、D、JK等，可以 根据实际需求选择合适的逻辑功能。
(数字电子技术)第4章 触发器
数字电路触发器
时序测试
检查触发器在时钟信号的驱动下是否 能够准时地翻转状态，并确保建立时 间和保持时间满足设计要求。
鲁棒性测试
模拟各种异常情况，如电源电压波动、 时钟信号抖动等，以检验触发器的鲁 棒性和稳定性。
触发器的测试实例
JK触发器测试
通过设置不同的J和K输入信号， 观察触发器的输出状态，验证其 功能正确性。
平时，输出状态保持不变。
T触发器和T'触发器
总结词
T触发器和T'触发器是特殊类型的触发器，具有时钟控制的功能。
详细描述
T触发器和T'触发器只有一个输入端T和一个输出端Q。在时钟信号的上升沿时，T触发器的输出状态会 翻转；在时钟信号的下降沿时，T'触发器的输出状态会翻转。如果T为高电平，则T触发器的输出状态 会一直保持高电平；如果T为低电平，则T'触发器的输出状态会一直保持低电平。
D触发器
总结词
D触发器是一种边沿触发的触发器，只在时钟信号的上升沿或下降沿时触发。
详细描述
D触发器只有一个输入端D和两个输出端Q和Q'。在时钟信号的上升沿或下降沿时，D触发器的输出状态会根据输 入端D的状态而改变。如果D为高电平，则Q为高电平，Q'为低电平；如果D为低电平，则Q为低电平，Q'为高电 平。
02
存储功能
触发器能够存储二进制信息，并 在时钟信号的下一个边缘再次翻来自转。04输入特性
触发器有两个输入端，分别用于 接收数据输入和控制信号。
触发器的参数
01
建立时间
触发器在时钟信号的边缘之前需要 接收数据的时间。
传播延迟
从时钟信号的边缘到触发器输出稳 定状态所需的时间。
03
第一课数字电路 第四章 触发器
因此以后CP=1 期间D的变化不 影响输出。
阻塞线
维持线
Q
0
Q1
&
&
e
f
1
& c
0
& a
0 &
d
1 &
b0 D 1 CP Nhomakorabea正沿触发
CP D 0 1 0 1
Qn+1 Qn Qn 0 1
边沿触发的D触发器功能表
正沿 触发
QQ
C
D
CP
CP D Q
Q
D触发器的输出波形
Q
Q
QQ
C 负沿 正沿
D 触发 触发
t1 t2
主从型的D触发器的 输出波形如何？
Q
Q
Q F从 Q
R2 C S2
CP 1 Q F主 Q
R1 C S1
CP D
CP
D
Q
Q
t1 t2
第一个CP到来时， Q´翻转。
0Q Q 1
Q F从 Q
R2 C S2
CP
Q F主 Q
R1 C S1
1
0
CP D
CP
D
Q
Q
t1 t2
第一个CP的下降沿，Q翻转， 输出反馈到F主的输入。
RD
SD
R CP S
相当于T触 发器T=1
QQ
Q F从 Q
R2 C S2
CP
F主
R1 C S1
=1 K CP J =1
J=1，K=0时： 分两种情况 （Q=0,Q=1）
Q
Q
RD
SD
R CP S
QQ
Q F从 Q
阻塞线
维持线
Q
0
Q1
&
&
e
f
1
& c
0
& a
0 &
d
1 &
b0 D 1 CP Nhomakorabea正沿触发
CP D 0 1 0 1
Qn+1 Qn Qn 0 1
边沿触发的D触发器功能表
正沿 触发
C
D
CP
CP D Q
Q
D触发器的输出波形
Q
Q
C 负沿 正沿
D 触发 触发
t1 t2
主从型的D触发器的 输出波形如何？
Q
Q
Q F从 Q
R2 C S2
CP 1 Q F主 Q
R1 C S1
CP D
CP
D
Q
Q
t1 t2
第一个CP到来时， Q´翻转。
0Q Q 1
Q F从 Q
R2 C S2
CP
Q F主 Q
R1 C S1
1
0
CP D
CP
D
Q
Q
t1 t2
第一个CP的下降沿，Q翻转， 输出反馈到F主的输入。
RD
SD
R CP S
相当于T触 发器T=1
Q F从 Q
R2 C S2
CP
F主
R1 C S1
=1 K CP J =1
J=1，K=0时： 分两种情况 （Q=0,Q=1）
Q
Q
RD
SD
R CP S
Q F从 Q
数字电子技术第四章 触发器
4.2.3．触发器功能的几种表示方法
触发器具有不同的功能，通常可以用特性方程、状态转换图、驱动表、波形图表示。
（1）特性方程
由功能表画出卡诺图得特性方程：
Q n +1
S
Q
n
00
01
11
10
R
00 1 1 1
1 0 0 ××
（2）状态转换图
反映逻辑电路状态转换规律
R=0
及相应输入、输出取值关系的图
┌┌ 1K C1 1J
CP
Q
Q
G1 & G3 &
Q' G5 &
G7 &
&
G2
&
G4
Q'
& G6 1
G9
&
G8
K
CP
J
(1）功能表：
2．逻辑功能
（2）特性方程：
Q n +1
KQ
n
00
01
11
10
J
00 1 0 0
11 1 0 1
（3）状态转换图
J=1 K=×
（4）驱动表
J= 0 K=×
0
1
J=× K= 0
S= 1
形称为状态图
R=× S= 0
0
1
R=0 S=×
R=1 S= 0
（3）驱动表 驱动表是用表格的方式表
示触发器从一个状态变化 到另一个状态或保持原状 态不变时，对输入信号的 要求。
（4）波形图
触发器的功能也可以用
输入输出波形图直观
CP
地表示出来。
S
R
Q Q
4.2.4．同步触发器的空翻现象
数字电子技术基础简明教程第4章触发器PPT课件
R S Qn 000 001 010 011 100 101 110 111
Qn＋1 × × 0 0 1 1 0 1
说明 触发器状态不定
触发器置0 触发器置1 触发器保持原状态不变
(4-12)
基本RS触发器的特性表
R S Qn
000 001 010 011 100 101 110 111
Qn+1
0 1 1 1 0 0 不用 不用
第4章 触发器
(4-1)
第一部分
整体概述
THE FIRST PART OF THE OVERALL OVERVIEW, PLEASE SUMMARIZE THE CONTENT
第4章 触发器
概述 4.1 基本触发器 4.2 同步触发器 4.3 边沿触发器 4.4 触发器的电气特性
(4-3)
概述
&
01
1
11
不变
S1
1R
③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。
(4-9)
？ Q 1
1Q
&
&
S0
0R
SR 10 01 11 00
Q 0 1 不变 不定
④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等，在两输入端的0同时撤除 后，将不能确定触发器是处于1状态还是0状态。所以触发器不 允许出现这种情况，这就是基本RS触发器的约束条件。
Q RQ
逻辑 符号 有两个输 出端，一 个无小圆 圈，为Q 端，一个 有小圆圈， 为Q端。
(4-6)
二、工作原理
数字电子技术基础 第04章触发器习题解
Q
Q
R=1、S=0 不管原Q取0还是1使Q=0
R=0、S=1 不管原Q取0还是1使Q=1
R=1、S=1 使两个输出同时为0，是不允许出现 的，作为约束处理。
G1 ≥1
≥1 G2
将原状态作为变量，次态作为
R
S
函数列出特性表
R
S
Q n Q n+1
0
0
00
由状态转换表化简得 到特性方程
0
0
11
0
1
01
0
1
解:(1)特性方程为
Qn+1 1
=
D1 ,Q2n+1
=
D2
1D Q
驱动方程和输出方程为
C1
D1
=
n
Q2 , D2
=
Q1n , F
=
CP
⊕
Q1n
CP
代入得状态方程
Qn+1 1
=
Q
n 2
,
Q2n +
1
=
Q1n
从状态方程可得:
CP
Q1
1D Q
Q2
C1 R
=1 F
Q1
Q2 Q1n+1 Q2n+1 F
Q1
0
0
主从触发器有时钟控制，在CP=1期间接收数据，在 CP后沿发生翻转，不属于完全的时钟沿触发，有 一次变化缺点。
边沿触发器有时钟控制，在CP的边沿接收数据和发 生翻转，是一种较理想的触发器。
4.5 设图4.28中各触发器的初始状态皆为Q=0，画出在CP脉 冲连续作用下个各触发器输出端的波形图。
解:图1,2,5为时钟后沿翻 转,图3为时钟前沿翻转, 图4,6为保持原状态
数字电子技术第四章(教案)触发器
《数字电子技术》教案第4章触发器（a）电路结构（b）逻辑符号图4-1 与非门组成的基本RS触发器（1）当1Q=，0Q=时，称为触发器的1状态。
（2）当0Q=，1Q=时，称为触发器的0状态。
4.2.2基本RS触发器的逻辑功能如表4-1所示为基本RS触发器的特性表（逻辑功能表），其中新的稳定状态1n Q+不仅与输入信号有关，而且与触发器接收输入信号前的原状态n Q有关。
表4-1 “与非门”组成的基本RS触发器特性表R S现态n Q次态1n Q+说明0 001××状态不定，不允许0 1010置01 00111置11 10101保持原状态在基本RS触发器中，输入信号直接加在输出门上，所以输入信号在全部作用时间里（即S或R为0的全部时间），都能直接改变输出门Q或Q的状态。
（1）当0R =，1S =时，输出0Q =，R 端称为直接复位端。
（2）当0S =，1R =时，输出1Q =，S 端称为直接置位端。
4.3同步触发器4.3.1同步 R S 触发器只有在CP 端上出现时钟脉冲时，触发器的状态才能变化，此时触发器状态的改变与时钟脉冲同步，所以又称这类触发器为同步触发器。
如图4-2所示为同步RS 触发器的电路结构及逻辑符号图。
（a ）电路结构 （b ）逻辑符号图4-2 同步RS 触发器 与基本RS 触发器相比，同步RS 触发器增加了时钟控制端口，以实现对触发器状态转换的时间控制。
由图4-2（a ）可知，该电路由两个部分组成，一个是由与非门1G ，2G 组成的基本触发器；另一个是在基本触发器的基础上多加两个与非门3G ，4G 组成的输入控制电路。
其中，3G ，4G 是由时钟脉冲CP 控制的，具有时钟脉冲控制的触发器又称为时钟触发器。
图4-2（a ）所示的时钟脉冲为高电平有效，即触发器在CP 1=期间接收输入信号，在CP 0=时状态保持不变。
1．同步RS 触发器的逻辑功能（1）当CP 0=时，3G 和4G 被封锁，不管R 端和S 端的信号如何变化，输出都为1，触发器保持原状态不变，即1n n Q Q +=。
《数字逻辑与电路》复习题及答案
《数字逻辑与电路》复习题第一章数字逻辑基础（数制与编码）一、选择题1．以下代码中为无权码的为CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．一位十六进制数可以用 C 位二进制数来表示。
A. １B. ２C. ４D. 164．十进制数25用8421BCD码表示为 B 。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是CD 。
A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）10等值的数或代码为ABCD 。
A. (0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与八进制数(47.3)8等值的数为：A B。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常用的BC D码有C D 。
A.奇偶校验码B.格雷码C.8421码D.余三码二、判断题（正确打√，错误的打×）1. 方波的占空比为0.5。
（√）2. 8421码1001比0001大。
（×）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（√）4．格雷码具有任何相邻码只有一位码元不同的特性。
（√）5．八进制数（17）8比十进制数（17）10小。
（√）6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
（√）7．十进制数（9）10比十六进制数（9）16小。
（×）8．当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。
（√）三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用1和0来表示。
数字逻辑电路第4章触发器PPT课件
.
35
三、主从型触发器 1.主从RS触发器
下降沿 触发
第4章 4.2
CP上升沿到来主触发 器接收信号，从触发
器保持原态。
延迟输出
CP下降沿到来主触
发器被封锁，从触
发器接收主触发器
.
信号。
36
主从型触发器的动 作特点：
（触发器分两步动作） 当CP=1时，输入信号 进入主触发器，从触 发器CP=0被封锁； 当CP=0时，主触发器 被封锁，从触发器 CP=1被开启。
基本RS触发器亦称之为置位、复位触发器。
.
18
用或非门构成的基本RS触发器
第4章 4.2
输入高电 平有效
.
19
第4章 4.2
用或非门构成的基本RS触发器
特性表
用与非门构成的基本RS触发器
特性表
SD RD Qn Qn+1
000
001
1 01 1 00 010 011 110 111
0 保持 1
1 置‘1’
第四章 触发器
第4章目录
4.1 基本触发器
4.2 同步触发器 4.3 主从触发器 4.4 边沿触发器 4.5 时钟触发器的功能分类和转换
4.6 触发器的逻辑功能表示方法及转换
.
1
概述
和门电路一样，触发器也是构成各种复杂数字系 统的基本逻辑单元。触发器的基本逻辑功能是可以保 存1位二进制信息。
触发器具有什么功能 ?
特性方程: Qn+1=J Qn + K Qn
.
53
3. T 触发器与T 触发器
第4章 4.3
(1) T 触发器
把JK触发器的J、K端接在一起可构成T触发器。（一 般无专门定型产品）
数字电子技术基础PPT第四章 触发器
2020/6/22
2020/6/22
分析结果：
(1)若J=1,K=0，则CP=1时主触发器置“1” (无论Q是0还是1)，待CP=0后，从触发器也置 “1”(2)。若J=0,K=1，则CP=1时主触发器置“0” (无论Q是0还是1)，待CP=0后，从触发器也置 “0(”3)若。J=0,K=0，则主、从触发器都保持原
在整个CP=1期 间，输出随输入 变化而变化。是 电平触发而不是 边沿触发。
2020/6/22
若CP在=1电时路段中：增假加如
①上②升两沿根到连来线时，，则S=G03,、
GR5=是1而一使个Q基=1本，R若S触此发后
器的，CPG=41、期G间6是出一现个R=基0,
③
本S=R1S，触即发R器欲。使输出置
本节是站在逻辑功能的角度对触发器进行 了分类：有RS触发器、JK触发器、D触发器和 T触发器。
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
2020/6/22
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
以D触发器为例：
(1)P222图5.3.4,由电平触发的触发器构 成，且为电平触发；
状态。
(4)若J=1,K=1，若Qn =0，则Qn+1=1；若Qn =1，则Qn+1=0。即Qn+1 = Qn 。换句话说， J=K=1时，每遇到一个CP的下降沿，则Q翻转 一次。
2020/6/22
2.动作特点： （1）分两拍； （2）输出Q是由下降沿来临之前的Q’决定
的； （3）J=K=1时，触发器遇一个CP下降沿就
也因称此维称持③线④。为阻塞线。 2020/6/22
3.利用传输延迟时间的边沿触发器(下降沿触 发器)
2020/6/22
分析结果：
(1)若J=1,K=0，则CP=1时主触发器置“1” (无论Q是0还是1)，待CP=0后，从触发器也置 “1”(2)。若J=0,K=1，则CP=1时主触发器置“0” (无论Q是0还是1)，待CP=0后，从触发器也置 “0(”3)若。J=0,K=0，则主、从触发器都保持原
在整个CP=1期 间，输出随输入 变化而变化。是 电平触发而不是 边沿触发。
2020/6/22
若CP在=1电时路段中：增假加如
①上②升两沿根到连来线时，，则S=G03,、
GR5=是1而一使个Q基=1本，R若S触此发后
器的，CPG=41、期G间6是出一现个R=基0,
③
本S=R1S，触即发R器欲。使输出置
本节是站在逻辑功能的角度对触发器进行 了分类：有RS触发器、JK触发器、D触发器和 T触发器。
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
2020/6/22
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
以D触发器为例：
(1)P222图5.3.4,由电平触发的触发器构 成，且为电平触发；
状态。
(4)若J=1,K=1，若Qn =0，则Qn+1=1；若Qn =1，则Qn+1=0。即Qn+1 = Qn 。换句话说， J=K=1时，每遇到一个CP的下降沿，则Q翻转 一次。
2020/6/22
2.动作特点： （1）分两拍； （2）输出Q是由下降沿来临之前的Q’决定
的； （3）J=K=1时，触发器遇一个CP下降沿就
也因称此维称持③线④。为阻塞线。 2020/6/22
3.利用传输延迟时间的边沿触发器(下降沿触 发器)
数字逻辑第4章 触发器 参考1
同步触发器： 用CP作控制信号的触发器
四种触发方式：
1、CP = 1期间输入控制输出，称为高电平触发，记为“ 2、CP = 0期间输入控制输出，称为低电平触发，记为“
” 电平触发
”
3、CP由0变1瞬间输入控制输出，称为上升沿触发，记为 “↑” 边沿触发
4、CP由1变0瞬间输入控制输出，称为下降沿触发，记为 “↓”
R+S =1
约束条件：R、S不能同时为零。
School of Computer Science, SWPU
13
4.2 基本RS触发器
3、逻辑功能描述
3)状态转换图
×1
0
10
1
1×
01 ① 当触发器处在0状态，即Qn=0时，若输入信号 RS＝01 或11，触发器仍为0状态；
若RS＝10，触发器就会翻转成为1状态。
School of Computer Science, SWPU
2
逻辑电路分类
逻辑电路分为两大类： 组合逻辑电路（combinational logic circuit）
任何时刻的输出仅取决与当时的输入 电路特点：无反馈回路、无记忆元件
时序逻辑电路（sequential logic circuit）
1：当 R S 的有效信号同 时消失后，输出状态不确定
R = 1, S = 0,则Q = 1,Q = 0,即1状态
2：当 R S 的有效信号不 同时消失，则输出状态由后
R = 0, S = 0, 则 Q = 0, Q = 0, 不允许
变的信号决定。如：S 后变 为0，则Q=1
数字逻辑
School of Computer Science, SWPU
触发器是构成时序逻辑电路必不可少的基本部件
四种触发方式：
1、CP = 1期间输入控制输出，称为高电平触发，记为“ 2、CP = 0期间输入控制输出，称为低电平触发，记为“
” 电平触发
”
3、CP由0变1瞬间输入控制输出，称为上升沿触发，记为 “↑” 边沿触发
4、CP由1变0瞬间输入控制输出，称为下降沿触发，记为 “↓”
R+S =1
约束条件：R、S不能同时为零。
School of Computer Science, SWPU
13
4.2 基本RS触发器
3、逻辑功能描述
3)状态转换图
×1
0
10
1
1×
01 ① 当触发器处在0状态，即Qn=0时，若输入信号 RS＝01 或11，触发器仍为0状态；
若RS＝10，触发器就会翻转成为1状态。
School of Computer Science, SWPU
2
逻辑电路分类
逻辑电路分为两大类： 组合逻辑电路（combinational logic circuit）
任何时刻的输出仅取决与当时的输入 电路特点：无反馈回路、无记忆元件
时序逻辑电路（sequential logic circuit）
1：当 R S 的有效信号同 时消失后，输出状态不确定
R = 1, S = 0,则Q = 1,Q = 0,即1状态
2：当 R S 的有效信号不 同时消失，则输出状态由后
R = 0, S = 0, 则 Q = 0, Q = 0, 不允许
变的信号决定。如：S 后变 为0，则Q=1
数字逻辑
School of Computer Science, SWPU
触发器是构成时序逻辑电路必不可少的基本部件
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1
RD
1
0 SD 01Fra bibliotek0 SD 0
输出变为：Q 1 Q 0
Q1 Q0 输出保持：
2、工作原理
输入RD=1, SD=1时 若原状态：Q 1 Q 0 1 Q Q 0 1 0 & & b a
1
RD
保持！
若原状态：Q 0 Q 1 0 Q Q 1 0 1 & & b a 1
RD
1
4、触发器的输出，不仅与输入有关，还与原输出有关。即 具有记忆功能。
（四）应用
基本RS触发器有两个稳态，具有记忆的功能，可作 为二进制数码寄存器，也可作为简单的逻辑控制单元。
二、钟控（同步）触发器——解决定时控制的问题 同步RS触发器
1、电路构成及 逻辑符号
Q
RD a b
Q
Q
输出端
Q
SD
RD R S SD 直接置1端
一、基本 RS 触发器 结论
1、触发器是由两个与非门或或非门首尾相连而组成的具有 正反馈作用的闭环逻辑单元电路，它具有两个互补的输出 端。 2、电路具有两个稳态，如果没有外来触发信号，电路永远 处于某一稳态。即触发器具有存储信息的功能。
3、外加适当的触发信号，电路由一个稳态翻转到另一个稳 态。即触发器具有触发翻转的性质。
按功能分：有R-S触发器、D型触发器、JK触发器、T触发 器、T'触发器等； 按结构分：有基本触发方式、同步触发器、主从触发方式、 维持阻塞触发器和边沿触发方式 。
着重掌握触发器的功能、触发情况、转换关系。
4.2 触发器的基本形式
1、电路构成及逻辑符号
一、基本 RS 触发器 （一）由与非门构成的基本RS触发器
RD
& b SD
Q
Q
RD
SD
特点：（1）有两个输入端和两个输出端，且为交叉耦合方式。
（2）当处于稳态时，两输出端是互补的。 Q=0、Q =1——触发器处于0态
Q =0——触发器处于1态 Q=1、
2、工作原理
输入RD=0, SD=1时 置“0”！ 若原状态：Q 0 Q 1 若原状态：Q 1 Q 0 1 0 Q Q 0 1 Q Q 1 0 1 0 & & & & b a b a
0
RD
0
1 SD 1
0
RD
1
1 SD 1
Q0 Q1 输出仍保持：
输出变为：Q 0 Q 1
2、工作原理
输入RD=1, SD=0时
置“1” ！
若原状态： Q 1 Q 0 0 1 Q Q 0 1 & & b a 1
RD
若原状态：Q 0 Q 1 1 0 Q Q 1 0 & & b a
反馈
Q
反馈
Q
两个输出端
Q
Q
& a RD
& b
两个输入端
SD
RD
SD
正是由于引入反馈，才使电路具有记忆功能 !
一、基本 RS 触发器
1、电路构成及逻辑符号 加在输入端的小圆圈 表示低电平或负脉冲 有效，即仅当低电平 或负脉冲作用于输入 端时，触发器状态才 能发生变化—低电平 或负脉冲触发。
Q
Q
& a
RD
S
1 SD
& c
R
CP 1
& d
S
• 异步置位、复位端的同步RS触发器 • 作用：CP到来前(CP=0) ，RS指定在某个状态 CP到来后(CP=1)，SD和RD处于高电平
3、动作特点
在CP=1的全部时间里， S和R的变化都将引起输出状态的变化
直接置0端
c R
d S
CP
输入端
CP: 时钟脉冲
(Clock Pulse)
2、工作原理
直接置0端、置1端的处理：
平时常 为 1
RD
Q
a b
Q SD
平时常 为 1
c
直接置0端
d
直接置1端
R
CP
S
CP=0时
Q
Q
CP=1时
& a
1
& b
1 & d
CP
Q
1 SD
Q
& a
1
& b
R
RD
1 & c
R
RD
S
1 SD
Qn+1
d d 0 0 1 1 0 1
功能说明
不定
Qn Qn+1 0 0 0 1 1 0 1 1
RD SD d 1 0 1 1 0 1 d
置0态
置1态
不变
3、逻辑功能及描述 4、关于转换时间——触发器从一个状态转换到另一个状态 所需要的时间
Q
Q
& a
RD
& b
SD
要使触发器可靠地翻转，触发脉冲的宽度必须大于2tpd
SD Q Q 1 保持原状态 1 置 0态 0 置 1态 0 不定状态
置1态
不变
3、逻辑功能及描述 （1）特性表（状态表） （2）状态方程（特性方程） S
RDSD Qn Qn+1 功能说明
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 d d 0 0 1 1 0 1
时，翻转快的门输出变为0，另一 个不得翻转。因此，该状态为不 定状态。避免出现。
3、逻辑功能及描述 （1）特性表（状态表）
RDSD Qn Qn+1 功能说明 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 d d 0 0 1 1 0 1
不定 置0态
RD 1 0 1 0
不定
R
d d 1 1 1
置0态
Qn Qn1 S D RDQn RD+SD=1——约束条件
置1态
不变
01 11
（3）状态图
10
0
01
1
10 11
3、逻辑功能及描述 （1）特性表（状态表） （4）激励表
RDSD
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1
Qn
0 1 0 1 0 1 0 1
4.1 概述
触发器的功能：触发器是指具有两种状态( 0 或 1 )的电路。
在任一时刻，触发器只处于一种稳定状态，当接到触 发脉冲时，才由一种稳定状态翻转到另一稳定状态。 形象地说， 它具有“一触即发”的功能。
触发器的特点：有记忆功能的逻辑部件。输出状态不只与
当前的输入有关，还与原来的输出状态有关。
触发器的分类：
& c
S
R
CP 1
& d
S
0 触发器保持原态
RS触发器的功能表
CP 0 1 1 1 1 R φ 0 0 1 1 S φ 0 1 0 1 1 0 Q
CP=1时
Q
Q
Q
保持 保持 0 1
& a
1
& b
R
不确定
由它的功能表可见： 在R、S不相等时，Q 服从于 S !
这是一个值得重视的规 律，有必要进一步归纳和进 行形象化的表达。
0
SD 1
0 1
SD
1
输出保持原状态：
Q1 Q0
输出保持原状态： Q0 Q1
2、工作原理
基本触发器的功能表 RD 1 0 1 0 SD Q Q 1 保持原状态 1 置 0态 0 置 1态 0 不定状态
输入RD=0, SD=0时 1 1 Q Q & a 0
RD
& b
SD
0
输出：全是1
注意：当RD、SD同时由0变为1
RD
1
0 SD 01Fra bibliotek0 SD 0
输出变为：Q 1 Q 0
Q1 Q0 输出保持：
2、工作原理
输入RD=1, SD=1时 若原状态：Q 1 Q 0 1 Q Q 0 1 0 & & b a
1
RD
保持！
若原状态：Q 0 Q 1 0 Q Q 1 0 1 & & b a 1
RD
1
4、触发器的输出，不仅与输入有关，还与原输出有关。即 具有记忆功能。
（四）应用
基本RS触发器有两个稳态，具有记忆的功能，可作 为二进制数码寄存器，也可作为简单的逻辑控制单元。
二、钟控（同步）触发器——解决定时控制的问题 同步RS触发器
1、电路构成及 逻辑符号
Q
RD a b
Q
Q
输出端
Q
SD
RD R S SD 直接置1端
一、基本 RS 触发器 结论
1、触发器是由两个与非门或或非门首尾相连而组成的具有 正反馈作用的闭环逻辑单元电路，它具有两个互补的输出 端。 2、电路具有两个稳态，如果没有外来触发信号，电路永远 处于某一稳态。即触发器具有存储信息的功能。
3、外加适当的触发信号，电路由一个稳态翻转到另一个稳 态。即触发器具有触发翻转的性质。
按功能分：有R-S触发器、D型触发器、JK触发器、T触发 器、T'触发器等； 按结构分：有基本触发方式、同步触发器、主从触发方式、 维持阻塞触发器和边沿触发方式 。
着重掌握触发器的功能、触发情况、转换关系。
4.2 触发器的基本形式
1、电路构成及逻辑符号
一、基本 RS 触发器 （一）由与非门构成的基本RS触发器
RD
& b SD
Q
Q
RD
SD
特点：（1）有两个输入端和两个输出端，且为交叉耦合方式。
（2）当处于稳态时，两输出端是互补的。 Q=0、Q =1——触发器处于0态
Q =0——触发器处于1态 Q=1、
2、工作原理
输入RD=0, SD=1时 置“0”！ 若原状态：Q 0 Q 1 若原状态：Q 1 Q 0 1 0 Q Q 0 1 Q Q 1 0 1 0 & & & & b a b a
0
RD
0
1 SD 1
0
RD
1
1 SD 1
Q0 Q1 输出仍保持：
输出变为：Q 0 Q 1
2、工作原理
输入RD=1, SD=0时
置“1” ！
若原状态： Q 1 Q 0 0 1 Q Q 0 1 & & b a 1
RD
若原状态：Q 0 Q 1 1 0 Q Q 1 0 & & b a
反馈
Q
反馈
Q
两个输出端
Q
Q
& a RD
& b
两个输入端
SD
RD
SD
正是由于引入反馈，才使电路具有记忆功能 !
一、基本 RS 触发器
1、电路构成及逻辑符号 加在输入端的小圆圈 表示低电平或负脉冲 有效，即仅当低电平 或负脉冲作用于输入 端时，触发器状态才 能发生变化—低电平 或负脉冲触发。
Q
Q
& a
RD
S
1 SD
& c
R
CP 1
& d
S
• 异步置位、复位端的同步RS触发器 • 作用：CP到来前(CP=0) ，RS指定在某个状态 CP到来后(CP=1)，SD和RD处于高电平
3、动作特点
在CP=1的全部时间里， S和R的变化都将引起输出状态的变化
直接置0端
c R
d S
CP
输入端
CP: 时钟脉冲
(Clock Pulse)
2、工作原理
直接置0端、置1端的处理：
平时常 为 1
RD
Q
a b
Q SD
平时常 为 1
c
直接置0端
d
直接置1端
R
CP
S
CP=0时
Q
Q
CP=1时
& a
1
& b
1 & d
CP
Q
1 SD
Q
& a
1
& b
R
RD
1 & c
R
RD
S
1 SD
Qn+1
d d 0 0 1 1 0 1
功能说明
不定
Qn Qn+1 0 0 0 1 1 0 1 1
RD SD d 1 0 1 1 0 1 d
置0态
置1态
不变
3、逻辑功能及描述 4、关于转换时间——触发器从一个状态转换到另一个状态 所需要的时间
Q
Q
& a
RD
& b
SD
要使触发器可靠地翻转，触发脉冲的宽度必须大于2tpd
SD Q Q 1 保持原状态 1 置 0态 0 置 1态 0 不定状态
置1态
不变
3、逻辑功能及描述 （1）特性表（状态表） （2）状态方程（特性方程） S
RDSD Qn Qn+1 功能说明
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 d d 0 0 1 1 0 1
时，翻转快的门输出变为0，另一 个不得翻转。因此，该状态为不 定状态。避免出现。
3、逻辑功能及描述 （1）特性表（状态表）
RDSD Qn Qn+1 功能说明 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 d d 0 0 1 1 0 1
不定 置0态
RD 1 0 1 0
不定
R
d d 1 1 1
置0态
Qn Qn1 S D RDQn RD+SD=1——约束条件
置1态
不变
01 11
（3）状态图
10
0
01
1
10 11
3、逻辑功能及描述 （1）特性表（状态表） （4）激励表
RDSD
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1
Qn
0 1 0 1 0 1 0 1
4.1 概述
触发器的功能：触发器是指具有两种状态( 0 或 1 )的电路。
在任一时刻，触发器只处于一种稳定状态，当接到触 发脉冲时，才由一种稳定状态翻转到另一稳定状态。 形象地说， 它具有“一触即发”的功能。
触发器的特点：有记忆功能的逻辑部件。输出状态不只与
当前的输入有关，还与原来的输出状态有关。
触发器的分类：
& c
S
R
CP 1
& d
S
0 触发器保持原态
RS触发器的功能表
CP 0 1 1 1 1 R φ 0 0 1 1 S φ 0 1 0 1 1 0 Q
CP=1时
Q
Q
Q
保持 保持 0 1
& a
1
& b
R
不确定
由它的功能表可见： 在R、S不相等时，Q 服从于 S !
这是一个值得重视的规 律，有必要进一步归纳和进 行形象化的表达。
0
SD 1
0 1
SD
1
输出保持原状态：
Q1 Q0
输出保持原状态： Q0 Q1
2、工作原理
基本触发器的功能表 RD 1 0 1 0 SD Q Q 1 保持原状态 1 置 0态 0 置 1态 0 不定状态
输入RD=0, SD=0时 1 1 Q Q & a 0
RD
& b
SD
0
输出：全是1
注意：当RD、SD同时由0变为1