TMS320LF2407A等待状态寄存器和看门狗
S120硬件结构及工作原理分析
S120硬件结构及工作原理分析变频器分类（1）根据变流环节不同分为：1. 交-直-交变频器先将频率固定的交流电“整流”成直流电，再把直流电“逆变”成频率任意可调的三相交流电。
2. 交-交变频器把频率固定的交流电直接转换成频率任意可调的交流电。
（2）变频器按其供电电压分为：低压变频器( 110V 220V 380V ) 、中压变频器( 500V660V 1140V ) 和高压变频器( 3KV 3.3KV 6KV 6.6KV 10KV )。
（3）根据直流电路的储能环节（滤波方式）分为：1. 电压型变频器其储能元件为电容器。
中、小容量变频器以电压型变频器为主。
2. 电流型变频器其储能元件为电感线圈（4）变频器按其功能分为：恒转矩（恒功率）通用型变频器、平方转矩风机水泵节能型变频器、简易型变频器、迷你型变频调速器、通用型变频器、纺织专用型变频器、高频电主轴变频器、电梯专用变频器、直流输入型矿山电力机车用变频器、防爆变频器等。
最常用的为交直交电压型变频器变频器的工作原理变频器硬件组成电源模块，电机模块，控制单元－CU320，（采样部分，驱动部分）外围设备（制动单元，接口模块-通讯板，编码器）S120配置示意图控制单元CU320接口图CU320接线图通讯板实物图电机模块的接线图电机轴上安装的编码器转换模块编码器接口模块实物图SMC 30 的接线图及各管脚含义变频器工作原理系统通过以键盘智能控制芯片HD7279A为核心的键盘输入系统运行所需参数(频率也可以通过模拟给定)，再通过DSP实时计算出脉宽，最终将PWM信号通过外围驱动电路，转化成能驱动功率模块IPM的信号，控制逆变器的输出。
同时DSP通过采样电路对系统实时采样，一方面监控系统工作状态，供LED显示，另一方面还实时检测系统故障，以便能及时地加以保护并诊断故障原因。
变频器的结构原理图逆变电路原理图硬件电路的结构本文研究开发的通用变频器采用交一直一交电压源型主电路结构形式，控制芯片是以TI公司的MS320LF2407ADSP为控制核心，硬件电路分为:主电路部分、控制电路部分、采样检测及保护电路部分。
湘南学院期末考试dsp选择题
1．’C54x 进行32位长数据读操作时使用的数据总线是（）。
A) CB和EB B) EB和DBC) CB和DB D) CB、DB和EB2．以下哪种方法不能清除中断标志寄存器IFR中的中断标志位。
（）A) 硬件复位 B) 软件复位C) 软件置位IFR寄存器中的标志位 D) 软件清零IFR寄存器中的标志位3．下列说法中错误的是（）。
A) 每个DARAM块在单周期内能被访问2次。
B) 每个SARAM块在单周期内只能被访问1次。
C) 片内ROM主要存放固化程序和系数表，只能作为程序存储空间。
D) DARAM和SARAM既可以被映射到数据存储空间用来存储数据，也可以映射到程序空间用来存储程序代码。
4. 若程序中对堆栈设置如下，则下列说法错误的是（）。
size .set 120stack .usect “STACK”，sizeSTM # stack + size，SPA) 此堆栈段的段名为STACKB) 此堆栈段共120个单元C) 此堆栈段第一个变量的名称为sizeD) 堆栈设置好后，堆栈指针SP指向栈底5．若要累加器A大于0或溢出时，程序转移至sub，可以实现此功能的指令是（）。
A) BC sub, AGT B) BC sub, AGT, AOVBC sub, AOVC) BC sub, AGT D) BC sub, AGT, ANOVBC sub, ANOV6．执行指令PSHM AR5之前SP=03FEH，则指令执行后SP=（）A) 03FDH B) 03FFH C) 03FCH D) 0400H7．以下控制位中哪一位用来决定程序存储空间是否使用内部RAM。
（）A) MP/MC B) OVLY C) DROM D) SXM8. 下列指令中，哪条指令的写法是错误的。
（）A) ADD # 99, B B) LD @ AR3, BC) LD @ x, A D) LD * AR3, B9. 用下列伪指令定义的数据段中，哪一个通常为未初始化变量保留存储空间。
2407介绍解析
TMS320LF2407控制器1、基本结构：包括：哈佛结构，流水线操作，专用的硬件乘法器，特殊的DSP指令；这些特点再加上集成电路的优化设计使得DSP的指令周期能够在50ns以下，实现其快速性。
2、主要用途：a、交流伺服电动机、直流水磁电动机和开关磁阻电动机的鲁棒控制器的设计；b、由于转矩纹波的减少，从而使运行更加安静和有效，从而实现低功耗、低振动和长寿命；c、在实时多项式计算中，内在查表的减少，可以降低系统的成本；d、与控制算法处理一起完成电源开关转换的控制；3、相关参数通过把一个高性能的DSP内核和微处理器的片内外设即成为一个芯片的方案，2407 DSP 成为传统的为控制单元（MCU）和昂贵的多片设计的一种廉价的替代产品。
2407 系列DSP是16位微控制器，处理速度30MIPS，其新款2407 A 的处理速度为40MIPS；具有高可靠性和可编程性，其源代码与目标代码都与24X同代产品兼容，源代码与C2X兼容，并能够与C5X向上兼容。
LF2407 DSP利用16位的字长和32位的寄存器来存储中间结果，并且有2个硬件移位寄存器独立的计数；这样可以减少量化或者截断误差，以提高附加功能的处理能力。
4、数字和混合信号的外设CAN(Controller Area Network)，即控制器区域网；串行通信接口（SCI）和16位串行外部设备接口（SPI）;模数转换器（ADC）；系统保护，例如低电压保护和看门狗定时器；5、特点和资源配置LF2407 DSP具有TMS320系列DSP的基本功能之外，还有其自身特点：采用高性能静态CMOS技术，使得供电电压降为3.3V，减小了控制器的功率损耗；30MIPS的执行速度是的指令周期缩短到3.3ns（30MHZ）,从而提高控制器的实时控制能力；基于TMS320C2XX DSP的CPU内核保证了TMS320LF2407DSP代码和TMS320系列DSP代码兼容；片内有高达32K字×16位的Flash程序存储器；高达2.5K×16位的数据/程序RAM；2K字的单口RAM；SPI/SCI引导ROM;两个事件管理模块EVA和EVB，每个均包括如下资源：两个16位通用定时器；8个16位的脉宽调制通道（PWM），可以实现三相反相器控制、PWM的中心或边缘校正、当外部引脚\PDPINTX出现低电平时快速关闭PWM通道；防止击穿故障的可编程的PWM死去控制；对外部事件进行定时捕获的3个捕获单元；片内光电编码器接口电路；16通道的同步ADC转换器。
TMS320LF2407 DSP ADC模块
《数模转换模块》目录1.AD含义2.ADC内部结构3.ADC工作原理4.AD实例应用5.总结分析一、AD含义数模转换，就是把模拟信号转换成数字信号。
转换目标：将时间连续，幅值连续的模拟信号转换成时间离散，幅值离散的数字信号。
A/D转换的步骤：采样、保持、量化、编码。
将一个时间上连续变化的模拟量转换成时间离散的模拟量成为采样，其中采样频率为fs，fs>=2fmax，fmax是输入模拟信号X(t)的最高频率分量的频率，通常fs=(2.5~4)fmax；A/D转换需要一定的时间，在每次采样以后，需要把采样电压保持一段时间，这个过程称为保持；将采样-保持电路的输出电压归化为量化单位△（数字量最小单位所对应的最小量的值）的整数倍的过程称为量化；用二进制代码来表示各个量化电平的过程称为编码。
二、ADC内部结构在LF2407的内部含有10位的A/D转换器（ADC），主要有以下特征：1、带内置采样/保持的10位16通道模数转换器；2、自动排序的能力每次可执行最多16个通道的自动转换，每次转换的通道可由程序控制；3、可单独访问的16个结果寄存器用来存储转换结果（RESULT0-RESULT15）;4、多个触发源可以启动A/D转换等等。
在使用A/D转换器时需考虑以下几个问题：1.采样精度2.采样速率3.滤波4.物理量回归。
ADC模块中有两种工作方式：一是两个独立的最多可选择8个模拟转换通道的排序器（SEQ1和SEQ2）可以独立工作在双排序器模式；另一种是级联排序器模式，为最多可选择16个模拟转换通道的排序器模式。
其区别：双排序工作时，SEQ1的结果寄存器为RESULT0-RESULT7，SEQ2的结果寄存器为RESULT8-RESULT15，级联排序时，SEQ的结果寄存器为RESULT0-RESULT15。
双排序启动方式时，SEQ1为软件、外部引脚、EVA事件源，SEQ2为软件、EVB事件源，级联启动方式时，SEQ为软件、外部引脚、EVA事件源、EVB事件源。
第6章 DSP系统初始化及中断..
数字信号控制器TMS320LF2407中文详细资料(纯手打)
数字信号控制器TMS320LF2407DSP芯片，也称数字信号控制器，是一种具有特殊结构的微处理器。
DSP芯片内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可以快速实现各种数字信号处理算法。
TMS320LF2407芯片是TI公司 TMS320系列中的一种 16 位定点DSP芯片, 是目前应用最为广泛的芯片。
基于TMS320C2xxDSP的CPU核结构设计提供了低成本、低功耗、高性能的处理能力，对电机的数字化控制非常有用。
同时,几种先进的外设被集成到该芯片内,形成了真正意义上的数字控制器。
一、2407的基本特点和资源配置LF2407 DSP具有TMS320系列DSP的基本功能之外，还有其自身特点：➢采用高性能静态CMOS技术，使得供电电压降为3.3V，减小了控制器的功率损耗；30MIPS的执行速度是的指令周期缩短到33ns（30MHZ）,从而提高控制器的实时控制能力；➢基于TMS320C2XX DSP的CPU内核保证了TMS320LF2407DSP代码和TMS320系列DSP代码兼容；➢片内有高达32K字×16位的Flash程序存储器；高达2.5K×16位的数据/程序RAM；2K 字的单口RAM；➢SPI/SCI引导ROM;➢两个事件管理模块EVA和EVB，每个均包括如下资源：两个16位通用定时器；8个16位的脉宽调制通道（PWM），可以实现三相反相器控制、PWM的中心或边缘校正、当外部引脚\PDPINTX出现低电平时快速关闭PWM通道；防止击穿故障的可编程的PWM死去控制；对外部事件进行定时捕获的3个捕获单元；片内光电编码器接口电路；16通道的同步ADC转换器。
➢可扩展的外部存储器具有192K×16位空间，分别为64K字程序存储空间，64K字的数据存储空间和64K字的I/O存储空间；➢看门狗（WD）定时器模块；➢10位的ADC转换器，其特性为：最小转换时间为500ns，16个多路复用的输入通道、可选择两个事件管理器来触发两个8通道输入ADC转换器或一个16通道输入的A/D转换器；➢基于锁相环（PLL）的时钟发生器；➢高达41个可单独编程或复用的通用输入输出引脚（GPIO）；➢5个外部中断（两个驱动保护、复位和两个可屏蔽中断）；➢电源管理，具有3种低功耗模式，能够独立的将外围器件转入低功耗工作模式；二、数字和混合信号的外设●事件管理器；●CAN(Controller Area Network)，即控制器区域网；●串行通信接口（SCI）和16位串行外部设备接口（SPI）；●模数转换器（ADC）；●系统保护，例如低电压保护和看门狗定时器。
TMS320LF2407配置代码
case 0x0001：
motor（）；
break；
case 0x0002：
change_up（）；
break；
case 0x0003：
change_dn（）；
break；
case 0x0004：
break；
default：
break；
}
*EVAIFRA|=0x0080；
*EVBIFRA = 0xFFFF； ／* clear all EVB group A interrupts *／
*EVBIFRB = 0xFFFF； ／* clear all EVB group B interrupts *／
*EVBIFRC = 0xFFFF； ／* clear all EVB group C interrupts *／
*CMPR3=0x03e8； ／*决定 PWM5，PWM6 占空比*／
*ACTRA=0x0300； ／*决定 PWM5 和 PWM6 的极性，都为强制高*／
*T1CON|=0x0040； ／*允许 T1 操作*／
break；
}
case 0x0070：
{
／*按下 IOPA3，K2 闭合*／
s=0x0002； ／*“正转”标志位*／
*T1CON|=0x0040； ／*允许 T1 操作*／
break；
}
case 0x0058：
*IFR=0x0ffff； ／*清除所有中断标志*／
WSGR=0x0ffff； ／*不使能所有的等待状态*／
*EVAIMRA = 0x0000； ／* enable desired EVA group A interrupts *／
基于DSP的数据采集、存储和输出
科技信息2008年第26期SCIENCE&TECHNO LO GY INFORMATION0.引言随着现代科学技术的发展,数字信号系统的应用越来越广泛。
由于数字信号处理器DSP芯片的不断发展,使得信号实时处理变得轻而易举。
本系统可以通过外部控制端的选择完成对外部信号的采集、存储和输出等功能,应用范围广泛,实用性强。
主控元件采用T M S320LF2407A芯片,T MS320L F2407A[1]是美国TI公司推出的新型高性能16位定点数字信号处理器,它专门为数字控制设计,集DSP 的高速信号处理能力及适用于控制的优化外围电路于一体,在数字控制系统中得以广泛应用。
1.系统工作原理采集系统主要由主控单元、数据采集、外部控制、存储器、输出单元等组成。
外部开关选择开始采集,则模拟量经外部输入电路进入T M S320LF2407A的A/D转换口,由2407A定时采样;采样数据由T M S320L F2407A实时处理后送入存储器分页储存;外部开关选择终止后采集停止;外部开关选择输出则由T M S320LF2407A调用存储信息送外部电路输出。
若需要对多个模拟量进行操作,则可在外部电路增加一多路开关(如C D4051)。
采样时DSP可采用级联模式,一次作16个转换;DSP 对转换后的数据进行比较、计算、存储等。
开关量输入经光耦和缓冲器进入DSP的IOPB口,DSP以对IOPB口的检测和数值处理的结果产生相应的控制动作。
2.系统模块的硬件设计采集系统主要采用T MS320L F2407A定点DSP控制器作为数据处理单元的处理器,它的供电电压为3.3伏,执行速度为30MIPS,片内有32K字的FL ASH程序存储器,1.5K字的数据程序RAM,544字的双口RAM和2K字的单口RAM,两个事件管理器模块,看门狗定时器模块,控制器网络(CAN)2.0B模块,10位A/D转换器,40个单独编程或复用的I/O口等。
TMS320LF2407DSP结构、原理及应用
TMS320LF2407 DSP结构、原理及应用实验指导书重庆大学――美国德州仪器公司数字信号处理解决方案实验室2003年8月前言美国TI公司推出的DSP微控制器TMS320LF2407芯片具有低成本、低功耗、高性能的处理能力，是电机数字化控制的升级产品，体现了单芯片微控制器工业的新趋势。
随着数字信号处理这一新学科的飞速发展及教学的需要，特编写了此实验指导书。
DSP理论和技术是目前电子技术和IT领域中的一门基本工程理论与核心技术，它既有较为完整的理论体系，又以最快的速度形成自己的产业。
实际上，数字信号处理是紧紧围绕着理论、实现及应用三方面迅速发展起来的，它以众多的学科为理论基础，其成果又渗透到众多学科，成为理论与实践并重、在高新技术领域中占有重要地位的新兴学科。
DSP器件的出现，为数字电路方法实现工程系统提供了坚实的技术基础。
在数字信号处理的工程领域中，工程实际更关心的是DSP应用技术，所以，检验数字信号处理理论和技术的基本工程标准，就是能否在工程实际中应用先进的理论，将理论变成一种实际应用技术。
作为工程应用技术，其理论意义体现在应用中。
如果不能在工程实际中应用，再好的理论也是没有用的。
因此，对于学生来说，DSP技术的学习，必须以应用为目标，必须在相应的理论基础之上，应用DSP技术。
为此，本实验指导书通过提供一些基本实验帮助学生迅速学会如何应用DSP 技术和方法，从而达到学习DSP应用开发技术的目的。
本书结合编者的开发应用试验，选用TI公司的DSP微控制器TMS320LF2407芯片为实验对象，以Code Composer Studio (CCS)-TMS320集成调试环境、XDS510硬件仿真器以及自制2047实验装置作为该芯片的开发硬件和软件工作平台和工具，为数字信号处理器的开发创建了较好的软、硬件的工作环境，在帮助学生熟悉DSP微控制器TMS320LF2407芯片应用与开发的基本技能和汇编程序调试技巧的基础上，更为方便地应用所学知识并在控制应用系统的产品设计的开发得到充分的展示，以求学生在未来能够顺利地投入到开发产品的工作中，并能够通过各种渠道，如公司产品技术手册和网上查询，以获得最新器件、最佳技术来为设计自己的产品系统服务。
DSP课程设计TMS320LF2407A最小系统设计
一、设计要求要求设计的最小系统包括TMS320LF2407A基本电路、电源电路、扩展RAM、指示灯等部分，需要用protel软件完成原理图和PCB的设计，并编写验证程序，在实验箱上进行调试。
二、设计原理及框图对于DSP2407，加上电源、复位和晶振，就构成了DSP最小系统。
为使这一最小系统能工作在开发状态下，应配以锁相环、JTAG接口、扩展片外程序存储器、FLASH烧写、指示灯、引脚扩展以及对其他引脚的处理等电路。
DSP2407最小系统框图如下图所示：三、主要芯片说明3.1 TMS320LF2407ATMS320LF2407A的常用资源见下表：3.2 TPS7333QTPS7333Q是TI公司生产的一款电压转换芯片，能将5V电压转换成3.3V，其特点如下：1．TPS7333Q克服了常规LDO稳压器的弊端，它具有非常低的静态电流，即使对于变化较大的负载，静态电流可以保持稳定2．具有关断特性3．具有输入和输出电容的选择3.3 CY7C1021选用的RAM型号为CY7C1021，64k*16位大小。
其高速转换时间：8、10、12、15ns，CMOS低功耗管理，TTL可共存界面，由3.3V供电，完全静态管理：无时钟或刷新要求，三种输出状态，高位、低位数据控制3.4 MAX811MAX811是一款四管脚微处理器复位芯片，用于监控微控制器和其他逻辑系统的电源电压，带有手动复位输入低电平复位芯片，支持手动复位功能，当MR引脚持续存在180ms的低电平，芯片的复位输出即会产生复位信号。
3.5 74HC0874HC08是4-2输入与门，相当于四个两输入与门。
其逻辑图如下：引脚图为四、设计过程4.1 电源电路电源电路的选择是系统设计的一个重要的部分，设计好坏对系统的影响最大。
这里使用TI公司的TPS7333Q来设计电源供电电路。
电源插孔J1 标识为内正外负，5V 稳压直流电源输入。
FUSE 为自恢复保险；7333 电源转换芯片作为5V 转3.3V 的高性能稳压芯片。
基于TMS320LF2407A DSP的心电监护系统研究
－ ６ Ｋ字 数 据 存 储 器 空 间 和６ Ｋ字Ｉ 寻 系统 采 用 ５Ｖ和３３Ｖ两种 电 压 ，系统 电路 。 ４ ４ ／ ０
址空间；
输 入 电 源 电 压 为５Ｖ直 流 ， 因此 需 要
液晶显示模块用来显 示心电图 ，
Ｃ ◆ 内 含 看 门 狗 定 时 器 模 块 转 换 ，本 系统 采 用 ＡＭＳ １７ ３３ 行 以使 用 户 能够在 没 有Ｐ 机 的情 况 下也 １ １ － ．进
仪 器 公 司 （Ｉ 一 系 列 产 品 ，其 主 １）的 ’ 了控 制器 的实 时控 制能 力 ； 主要 疾病 ，心脏 病成 了世界 上死 亡 率 推 的 三 大 Ｄｓ Ｐ平 台 Ｔ ３ ０ ２ ０ 、 Ｍ￥ ２ Ｃ ０ ０ ◆ 基于Ｔ ３ ０ ２ ｘＤ Ｐ Ｐ ＭＳ ２ Ｃ ｘ Ｓ 的Ｃ Ｕ内 最 高 的疾 病 。鉴 于心 血 管疾 病 患者 日 Ｔ ３０ ５０ Ｔ ３Ｏ ６０ Ｍ￥ ２ Ｃ ０ ０、 ＭＳ ２ Ｃ ０ ０已 经 成
检测 是 发现 心 脏 病 的最直 接 手段 ，但 ｒ ３ ０ 砣 ４ ７ 为 信 号处理 器 和 核 心 ＭＳ ２ Ｉ ０ Ａ 目前 医院用 的 心 电监 护仪 几 乎全 部 是 控 制 器 。， ３ ０ Ｉ ２ ’ ＭＳ
◆ 片 内有 高 达 ３ Ｂ的ｎＡＳ ２Ｋ Ｈ程
．Ｋ ５ 程 ＡＭ， ７ Ａ是 １ 公 司 推 序存 储 器 、 １ Ｂ的 数 据／ 序 Ｒ ’ Ｉ
进 口的 ，价 格 昂贵 ，维 护 费用 高 ，加 出的新 型 高性 能 １位定 点 数 字信 号 处 ５ ４ 的 双 口Ｒ Ｍ （ Ａ ＡＭ ４字 Ａ Ｄ Ｒ ）和 ２ｌ Ｂ （ ６
重 了 医 院和 患 者 的 经 济 负 担 ；因 此 ， 理器 ，是Ｔ ３ ０ ２ ０ 系列 的新成 员 。 的单 口Ｒ ＡＭ （Ａ Ｍ） Ｓ ＲＡ ； ＭＳ ２ Ｃ ０ ０
TMS320LF2407A自编实验指导书2009版
C2000 DSP实验箱实验指导用书1 概述1.1 TMS320LF2407A简介TMS320LF2407A芯片作为是TI公司TMS320C2000系列中的一种16位定点DSP芯片，是目前应用最为广泛的芯片。
它为C2xxCPU功能强大的TMS320 DSP结构设计提供了低成本、低功耗、高性能的处理能力，对电机的数字化控制非常有用。
同时，几种先进的外设被集成到该芯片内，形成了真正意义上的数字控制器。
TMS320LF2407A的主要特点为：☐采用了高性能静态CMOS技术，使得供电电压降为3.3V，减少了控制器的功耗。
最高40MIPS的执行速度使得指令周期缩短为25ns，从而提高了控制器的实时控制能力☐片内有高达32K字的FLASH程序存储器，数据存储器包含2K字的SARAM和544个字的DARAM☐可扩展的外部存储器总共有192K字：64K字程序存储器；64K字数据存储器；64K 字I/O寻址空间☐片内集成有两个事件管理器模块EVA和EVB，每个事件管理器包括：两个16位通用定时器（GP）、三个比较单元、三个捕获单元以及一个正交编码脉冲电路☐片内集成有模数转换模块（ADC），该模块是内置采样和保持（S/H）的10位精度的模式转换器，共有16个模拟输入通道（ADCIN0~ADCIN15），最小A/D转换时间是375ns☐控制器局域网（CAN）2.0B模块，该模块是一个完全的CAN控制器，完全支持CAN2.0B协议，有六个邮箱可用于发送接收数据☐片内集成有正交编码脉冲（QEP）电路可用于检测电机的角位移和转向☐40个独立可编程的双向通用I/O口☐两个串行通讯口：SPI和SCI☐看门狗定时器模块（WDT）和电源驱动保护电路，以提高系统的安全可靠性1.2 DSP应用软件的开发流程DSP软件的开发流程如图1所示，涉及C编译器、汇编器、链接器等软件开发工具（图中的灰色部分）。
如果只是开发一个汇编程序，则不需要用到C编译器。
TMS320LF2407A数字信号处理器的串行通信设计
数字信号处理器。它将数字信号处理的高速运算功能与面向电机 的强大控制能力结合在一起 ， 从而成为 传统的多微处理器单元 和多片设计系统的理想替代品。Ｔ Ｓ２ Ｉ２０ Ａ片内外设包括 ｌ 通道双 ｌ 位 Ｍ ３０Ｙ ４ ７ ６ Ｏ Ｄ转换 器 ， 有锁 相环 Ｐ Ｌ的时钟 模块 ， 中断的看 门狗定 时器模 块 ＷＤ， 带 Ｌ 带 串行 通信 接 口 Ｓ Ｉ 串行 外设接 Ｃ及 口 ＳＩ区域控 制器模 块 Ｃ Ｎ， Ｐ， Ａ 另外 ， 还集 成 了两 个 事件 管 理模 块 Ｅ ＡＥ Ｂ Ｖ ／Ｖ 。因此 ，Ｍ ３０ Ｆ４７ Ｔ Ｓ２Ｌ ２０Ａ不 仅具
Ｂ Ｆ和仿真 数据 接收 缓 冲寄存 器 Ｓ ＩＸ ＭＵ Ｕ ＣＲ Ｅ 。
２ 串行 通 信 的硬 件 接 口电路
Ｔ Ｓ２Ｌ ２０Ａ的串行通信接 口 Ｓ１ Ｍ ３０ Ｆ４７ Ｃ 支持 Ｃ Ｕ与其 它任何使用标准格式 的异步外设之间 的数字通 Ｐ
信， 通信 接 口有 ｓ ｒｘ （ｃ 发 送输 出引脚 ） Ｓ ＩＸ （Ｃ 接 收输 入引 脚 ） ｃｒ Ｄ ｓ ｉ 和 ＣＲ Ｄ Ｓ Ｉ 两个 外部 引脚 ， 引脚 的信 号 电平
张伟 ， 李铁鹰 陈政石 ，
（． １茂名学院 计算机与 电子信 息学院 ， 东 茂名 ５５０ ； ． 广 ２００ ２ 太原理 工大学 信 息工程 学院 ， 山西 太原 ００２ ） ３０４
摘要： 介绍数字信号处理器 Ｔ Ｓ２ Ｉ＇ （ Ａ的特点及其 异步串行通信模块 （Ｃ） Ｍ ３ ０ｋ ４ ７ ２Ｙ Ｓ Ｉ，给出了一种 串行通信 接 １ （Ｃ） ２ Ｓ Ｉ的硬件实 １ 现方法 ， 并详细讨论了该硬件 电路可实现 的几种通 信方式 。该设计方法简单易行 ， 具有一定 的通用 性。 关键 词 ：Ｓ ；Ｍ ３ ０ｋ ４ Ｔ Ｓ Ｉ串行通信 Ｄ Ｐ Ｔ Ｓ２ Ｉ＇ （Ａ；Ｃ ； ２Ｙ
数字信号处理器tms320lf2407
数字信号控制器TMS320LF2407DSP芯片，也称数字信号控制器，是一种具有特殊结构的微处理器。
DSP芯片内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可以快速实现各种数字信号处理算法。
TMS320LF2407芯片是TI公司 TMS320系列中的一种 16 位定点DSP芯片, 是目前应用最为广泛的芯片。
基于TMS320C2xxDSP的CPU核结构设计提供了低成本、低功耗、高性能的处理能力，对电机的数字化控制非常有用。
同时,几种先进的外设被集成到该芯片内,形成了真正意义上的数字控制器。
∙2407的基本特点和资源配置LF2407 DSP具有TMS320系列DSP的基本功能之外，还有其自身特点：∙采用高性能静态CMOS技术，使得供电电压降为3.3V，减小了控制器的功率损耗；30MIPS的执行速度是的指令周期缩短到33ns（30MHZ）,从而提高控制器的实时控制能力；∙基于TMS320C2XX DSP的CPU内核保证了TMS320LF2407DSP代码和TMS320系列DSP代码兼容；∙片内有高达32K字×16位的Flash程序存储器；高达2.5K×16位的数据/程序RAM；2K字的单口RAM；∙SPI/SCI引导ROM;∙两个事件管理模块EVA和EVB，每个均包括如下资源：两个16位通用定时器；8个16位的脉宽调制通道（PWM），可以实现三相反相器控制、PWM的中心或边缘校正、当外部引脚\PDPINTX出现低电平时快速关闭PWM通道；防止击穿故障的可编程的PWM死去控制；对外部事件进行定时捕获的3个捕获单元；片内光电编码器接口电路；16通道的同步ADC转换器。
∙可扩展的外部存储器具有192K×16位空间，分别为64K字程序存储空间，64K字的数据存储空间和64K字的I/O存储空间；∙看门狗（WD）定时器模块；∙10位的ADC转换器，其特性为：最小转换时间为500ns，16个多路复用的输入通道、可选择两个事件管理器来触发两个8通道输入ADC转换器或一个16通道输入的A/D转换器；∙基于锁相环（PLL）的时钟发生器；∙高达41个可单独编程或复用的通用输入输出引脚（GPIO）；∙5个外部中断（两个驱动保护、复位和两个可屏蔽中断）；∙电源管理，具有3种低功耗模式，能够独立的将外围器件转入低功耗工作模式；∙数字和混合信号的外设∙事件管理器；∙CAN(Controller Area Network)，即控制器区域网；∙串行通信接口（SCI）和16位串行外部设备接口（SPI）；∙模数转换器（ADC）；∙系统保护，例如低电压保护和看门狗定时器。
TMS320LF2407A汇编指令(word版1.0)
TMS320LF2407A汇编指令集2011年word版临沂大学信息学院LiuyuliL YL7120@目录第1部分前言 (1)1.1 指令集按功能分为六大类： (1)1.2 符号定义 (1)第2部分TMS320LF240x的汇编指令概述 (2)2.1．汇编语言源程序的标准格式 (2)2.2 在编写汇编语句时，必须遵循以下格式： (2)2.3 汇编语言的指令集 (2)2.4 汇编指令的语法和说明 (2)2.5 存储器寻址方式 (3)第3部分汇编指令集 (7)(1)ABS 累加器取绝对值 (7)(2)ADD 累加器加 (8)(3)ADDC 带进位的累加器加 (9)(4)ADDS 符号扩展抑制的累加器加 (9)(5)ADDT TREG指定移位的累加器加 (10)(6)ADRK 辅助寄存器加短立即数 (11)(7)AND 和累加器进行与操作 (11)(8)APAC PREG加到累加器 (12)(9)B 无条件跳转 (12)(10)BACC 跳转到累加器指定的地址 (13)(11)BANZ 辅助寄存器非0跳转 (13)(12)BCND 条件跳转 (14)(13)BIT 位测试 (14)(14)BITT TREG指定位测试 (15)(15) BLDD 数据存储器间的块传送 (16)(16)BLPD 程序区到数据区的块移动 (16)(17)CALA 累加器指定地址的子程序调用 (17)(18)CALL 无条件调用 (18)(19)CC 条件调用 (18)(20)CLRC 控制位清0 (18)(21)CMPL 累加器逻辑取反 (19)(22)CMPR 辅助寄存器与AR0比较 (19)(23)DMOV 数据移动 (20)(24)IDLE 等待中断 (21)(25)IN 从端口读入数据 (21)(26)INTR 软件中断 (21)(27)LACC 带移位的累加器装载 (21)(28)LACL 装载累加器低16位，高16位清0 (22)(29)LACT 由TREG指定左移位数的累加器装载 (23)(30)LAR 辅助寄存器装载 (24)(31)LDP 数据页指针装载 (25)(33)LST 状态寄存器装载 (26)(34)LT TREG寄存器装载 (27)(35)LTA TREG寄存器装载并累加前一次乘积 (28)(36) 装载TREG寄存器指令LTD (28)(37)LTP TREG寄存器装载并将乘积寄存器内容存入累加器ACC中。
基于TMS320LF2407A的交流传动控制系统硬件设计
Ｒ ｗ ｘＰ ６ ＂ ｗ Ｉ ＸＰ ６ Ｒ Ｄ Ｒ ｓ ３ ＸＡ Ｄ Ｅ ｓ ２ 仉 Ｋ刚 Ｅ ＿ Ｏ Ｕ Ｐ口Ｋ Ｎ Ｅ Ｘ ０ Ｃ Ｅ ｌ Ｎ Ｃ Ｍ∞ Ｅ ｌ
ＵＰ
一
圈 ２ ｎ ９ ５ 在 无 线 效 羹 采 囊 中 的 应 用 ＲＦ ０
２ Ｉ ３ Ｉ Ｉ
图 ２所示是 ｎ ９ ５在无线数据采集中应用时与 ＰＣ１Ｆ ７ ＲＦ ０ Ｉ ６ ８ ７单 片机接 口的原理 图。 Ｐ Ｃ１ Ｆ ７ Ｉ ６ ８ ７是微芯公司中档型号的单片机，它 内部集成 了上 电复位 电路 、看 门狗 定时器、 髓 Ｐ ＲＯＭ 、 Ｆ ＡＳ Ｌ Ｈ 程序存储器 、电源欠压复位及 Ｓ Ⅶ Ｃ接 口等 电路 ，因此可 以很大 Ｐ 程度的减少外围电路的设计。在 图 ２的电路中．利用 ＰＣ１Ｆ ７ Ｉ ６ ８ ７的 Ｓ Ｉ 口与 ｎ Ｆ ０ 的 Ｓ Ｉ 口相连 。 Ｒ ２ Ｒ ５口作输出 口 Ｐ接 Ｒ ９＇ ３ Ｐ接 Ｂ￣Ｂ 控制 ｎ ９ ５的工作状态 ； ＲＡ４ ｒ ＣｌＩ口作 ８位定时 ， ＲＦ ０ ，ｏ （ 计数器 的计数输 入端 ，程序 中设置上升沿递增 ，并 设置 Ｔ Ｏ的计数初值为 ２ ５ ＭＲ ５． 这样 当 ｎ Ｆ ０ 接收到 一帧 有效 的数 据 （ Ｒ ９５ 地址匹配， Ｃ Ｃ校验正 Ｒ 确）时， ＤＲ端产生上升沿 ，单片机 Ｔ ＭＲＯ增 １并溢 出引发中断， 在 中断服 务程序 中将 ｎ Ｆ ０ 的 Ｒ ＿ ａ ｌ ｄ寄存器 中的 数据读 Ｒ ９５ Ｘ ｐ ｙｏ ａ 出。需要注 意的是 ， ｎ ９ ５的供 电和 逻辑 电平 均是 ３３ ＲＦ ０ ．Ｖ左 右 ． 本系统中使用 Ｌ ｌ １ Ｍ ｌ７低压差稳压器给 ｎ ９ ５供 电， ＬＭｌ １ ＲＦ ０ ｌ７输 出 ３３ 输入输 出之间最低压差 为 １２ ．电路中在 ＰＣ１Ｆ ７ ．Ｖ， ．Ｖ Ｉ ６ ８ ７的 输 出口与 ｎ ｇ ５之间加变阻器分压 电路 。ｏ ＲＦ ０
TMS320LF2407串口扩展
TMS320LF2407串口扩展西安电子科技大学机电工程学院 米月琴 贾建援摘要 DSP 常需要与多个外设之间进行通信。
而TMS320LF2407只有一个SCI 串口通信模块，因此需要扩展多路RS232串口通信。
选用了由TI公司生产的异步通信芯片TL16C554A ，来实现主控制器与与其它模块的RS232通信。
通过硬件电路和软件设计，成功的扩展了4路串行通信，满足了DSP 与外设通信的要求，并通过将程序下载到DSP 调试运行，充分证实了方案的可行性。
关键词 通信接口 扩展 异步通信 TL16C554A 1 引言数字信号处理器(DSP)，以其良好的性能及高速处理数据的能力，广泛应用于电子工业领域。
而它的外设接口，通信接口数量有限，在有多个外设时往往不能满足多路通信的要求，这就需要我们对它进行一定的扩展。
2 TMS320LF2407A图1 TMS320LF2407A 的PGE 封装图TMS320LF2407A 是TI 专为电机的数字化控制应用而设计的一款低成本、低功耗、高性能的数字信号处理器,其PGE 封装图如图1所示。
它基于TMS320C2XXDSP 的CPU 核，与TMS320系列DSP 代码兼容，主要用于数字电机控制领域，采用高性能静态CMOS 技术，使得供电电压降为3.3V 、减小了控制器的功耗；40MIPS 的执行速度使得指令周期缩短到25ns ，从而提高了控制器的实时控制能力；两个事件管理模块EV A 和EVB ，每个包括两个16位通用定时器和8个16位的脉宽调制(PWM)通道；可扩展的外部存储器总共192K 字:64K 字程序存储器，64K 字数据存储器和64K 字UO 寻址空间；看门狗定时器模块(WDT);最小转换时间为500ns 的10位A/D 转换器；控制器局域(CAN)2.OB 模块；串行通信接口(SCI)； 16位的串行外设接口模块(SPI )；基于锁相环的时钟发生器；5个外部中断；电源管理包括3种低功耗模式，并且能独立将外设器件转入低功耗模式。
DSP--TMS320F240芯片引脚与功能
DSP第二次大作业一、详细描述F240,F2812芯片引脚的符号与功能。
1、TMS320F240芯片引脚与功能TMS320F240为TI公司所出品的定点式数字信号处理器芯片，具有强大的外围(64k I/O space、10 bit A/D Converter、Digital I/O peripheral) ，芯片内部采用了加强型哈佛架构(Enhanced Harvard Architecture)，由三个平行处理的总线─程序地址总线(PAB)、数据读出地址总线(DRAB)及数据写入地址总线(DWAB)，使其能进入多个内存空间。
由于总线之操作各自独立，因此可同时进入程序及数据存储器空间，而两内存间的数据亦可互相交换，使得其具有快速的运算速度，几乎所有的指令皆可在50ns 周期时间内执行完毕，内部的程控以管线式的方式操作(Pipeline operation)，且使用内存映像的方式，使其整体的效能可到达20MIPS，因此非常适用于实时运转控制，而对于速度较慢的外围亦提供了wait-states 的功能。
其引脚及功能如下所示：2、TMS320F2812芯片引脚与功能德州仪器所生产的TMS320F2812 数字讯号处理器是针对数字控制所设计的DSP，整合了DSP 及微控制器的最正确特性，主要使用在嵌入式控制应用，如数字电机控制(digital motor control, DMC)、资料撷取及I/O 控制(data acquisition and control, DAQ)等领域。
针对应用最正确化，并有效缩短产品开发周期，F28x 核心支持全新CCS环境的C compiler，提供C 语言中直接嵌入汇编语言的程序开发介面，可在C语言的环境中搭配汇编语言来撰写程序。
值得一提的是，F28xDSP核心支持特殊的IQ-math 函式库，系统开发人员可以使用廉价的定点数DSP 来开展所需的浮点运算算法。
F28x 系列DSP预计开展至400MHz，目前已开展至150MHz的Flash型式。
基于TMS320LF2407的无刷直流电机伺服控制系统设计
以选择 由任 何一个 事件 管理器 来触 发 ． 串行通讯 接 口（Ｃ ） 块 ，６位 的 串行 外设 （Ｐ） 口模块 ，０ Ｓ Ｉ模 １ ＳＩ 接 ４
个 可单 独编 程 的通 用输 人／ 出 引脚 （ Ｐ Ｏ） 以及 输 ＧＩ ， ５个外 部 中断 （ 个 电机 驱 动保 护 、 位 和两 个 可 两 复 屏 蔽 中断 ） ． 等 利 用 Ｔ ３ ０ Ｆ ４ ７ 的这些 特点 ， ＭＳ ２ Ｌ ２ ０ Ａ 可实 现 伺 服驱 动系统 的 功能 ， 用 Ｓ Ｉ 使 Ｃ 模块接 收上层 主 机发 出 的参考输 入 和控制 命令 、 响应 上层 主机 的查 询命
电机 的直流母 线上 电 流 ， 现 对 Ｐ 实 ＷＭ 波进 行 相应 的调节 ； 防止 电机过 流发生 故 障． 这里 要注 意的是 ， 当要获取 采样 电流 时 ， 出 Ｐ 输 ＷＭ 波 的通用 定 时器 要 采用 连续 增 减 模 式 ， 周 期 匹配 事 件 启 动 Ａ Ｃ 在 Ｄ
组成 ： 运算放大电路和隔离电路． 所使用的芯 片是
最 常用 的 Ｌ ２ 该 芯 片最 主要 的好 处是 单 电源供 Ｍ３４，
电 ， 电电压 可 以从 ３～３ 这样 给芯 片 供 电带 供 ２Ｖ， 来方 便 ， 而且 性 能 稳定 ， 用方 便 ， 使 电路 简单 ． 级 前 为放 大 电路 ， 同相输 人 端 输入 电压 信 号 ， 经过 运 算 放 大在 １号 端 口输 出 ， 放 大 的 倍 数 为 （ 所 １＋Ｒ ／ ５ Ｒ ）第 二级 为 电压 跟 随器 ， 到 隔离 和 匹 配 的作 ４． 起 用， 它也是 同相 输 入端 输 入 ， 于 同相 输 入 端 的输 对
案， 实现 整个 控制 系统更 优性 能 打下基 础 ．
TMS320F240 芯片
TMS320F240 简介TMS320F240 为TI 公司所出品的定点式数字信号处理器芯片，具有强大的外围(64k I/O space、10 bit A/D Converter、Digital I/O peripheral) ，芯片内部采用了加强型哈佛架构(Enhanced Harvard Architecture)，由三个平行处理的总线─程序地址总线(PAB)、数据读出地址总线(DRAB)及数据写入地址总线(DWAB)，使其能进入多个内存空间。
由于总线之操作各自独立，因此可同时进入程序及数据存储器空间，而两内存间的数据亦可互相交换，使得其具有快速的运算速度，几乎所有的指令皆可在50ns 周期时间内执行完毕，内部的程控以管线式的方式操作(Pipeline operation)，且使用内存映像的方式，使其整体的效能可达到20MIPS，因此非常适用于实时运转控制，而对于速度较慢的外围亦提供了wait-states 的功能。
TMS320F240 单芯片硬件架构上的一些特性对于高速信号处理及数字控制上的应用是必须且重要的，其使用次微米CMOS 技术制程使其功率散逸降至最低。
其与传统的微处理机单芯片相较之下其具有下列的优点：(1)执行速度快，整体效能佳，可达到真正的实时控制。
(2)特殊的硬件及指令设计，适用于高性能的控制。
(3)容易增加附属功能，很容易扩展外围。
(4)具有实时中断的看门狗定时器模块，可监控程序之运作。
(5)使用4 层的Pipeline 的程序运作及设计有指令延迟之功能。
TMS302F240 架构介绍TMS302F240 单芯片的硬件架构是以16 位为基本数据处理单元，采用16 位的数据与地址总线，其指令集设计成可大范围且复杂的计算及高速处理，属于Memory Mapping 的模式，主要架构如下表所示：中央处理器TMS320F240 单芯片之中央处理器因为其平行结构之设计，使得在单一指令周期内可执行高速运算。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3.6 等待状态发生器
如果采用慢速的RAM、外设芯片，须考虑与C240X芯片的速度匹配问题，需使用READY信号、片外延迟电路或内部等待状态产生器来添加等待状态。
3.6.1 用READY信号产生等待状态
外设通过使READY信号变为高电平，表示已准备好。
若外设未准备好，则需保持READY为低。
READY为低，LF240X等待一个CLKOUT周期。
再次检查READY，若READY信号没有被使用，LF240X将在外部访问时把READY 拉高。
READY脚可用来产生任意数目的等待状态。
3.6.2 用等待状态发生器产生等待状态
为控制等待状态发生器，必须写映射IO空间的FFFFh等待状态控制寄存器。
格式如下：
位15∼11：保留
位10∼9： BVIS，总线可见模式，提供了跟踪内部总线活动的方式。
00－总线可见模式关（降低功耗和噪声）
01－总线可见模式开；
10－数据到地址总线输出到外部地址总线；数据到数据总线输出到外部数据总线；
11－程序到地址总线输出到外部地址总线；数据到数据总线输出到外部数据总线。
位8∼6：决定了等待状态（0∼7）的数目。
用于读片外I/O空间。
复位
为111，为片外I/O空间的读写设定7个等待状态。
位5∼3：决定了等待状态（0∼7）的数目。
用于读片外数据空间。
复位为111，为片外数据空间的读写设定7个等待状态。
位2∼0：决定程序空间等待状态（0∼7）的数目。
复位为111，设定程序空间7个等待状态。
第4章时钟和低功耗模式
片内集成有PLL(锁相环)电路。
外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。
有关引脚：
XTAL1/CLKIN：外接的基准晶体到片内振荡器输入引脚；如使用外部振荡器，外部振荡器的输出必须接该脚。
XTAL2：片内PLL振荡器输出引脚；
CLKOUT/IOPE0：该脚可作为时钟输出或通用IO脚；可用来输出CPU时钟或看门狗定时器时钟；由系统控制状态寄存器（SCSR1)中的位14决定。
当不作时钟输出时，就可作通用I/O。
复位时，本脚配置为CLKOUT。
4.1 锁相环（PLL）
PLL支持从0.5∼4倍输入时钟频率的乘法因子。
PLL还可控制低功耗操作。
PLL的倍率由系统控制状态寄存器（SCSR1)的位11∼9来决定。
如下表所示。
复位时，倍率默认为0.5 。
1.锁相环的时钟模块电路
时钟模块电路如图所示。
两种时钟方式：
（1）内部时钟：只需外接晶体振荡器
（2）外部时钟：把外部时钟接至XTAL1/CLKIN脚
2. 外部滤波器电路回路
用来抑制信号的抖动和电磁干扰。
电路中存在大量噪声，通过实验来确定滤波器回路元件。
3. 片内时钟
4. 外部振荡器时钟
5. PLL旁路方式
可对片内PLL实现旁路，通过复位时拉低TRST、TMS和TMS引脚来实现。
此时改变系统时钟的唯一方法是改变输入频率，系统的时钟与外输入时钟相同。
此时，不需滤波器元件。
使用片内时钟：CLKIN的时钟频率4∼20MHz
使用片外时钟：CLKIN的时钟频率4∼30MHz（对2407A为40MHz）
4.2 看门狗定时器时钟
当时钟CPUCLK=40MHz, WDCLK来自于：WDCLK＝CLKOUT/512=78125Hz WDCLK是由看门狗定时器的外围器件生成的。
4.3 低功耗模式
有一IDLE（睡眠）指令，可关闭CPU时钟，节约能耗。
当收到一个中断请求或者复位时，CPU会退出睡眠状态。
4.3.1 时钟域
有两个时钟域：
（1）CPU时钟域:包含大部分CPU逻辑的时钟；
（2）系统时钟域：包含外设时钟（来自CLKOUT分频）和用于CPU中断逻辑的时钟。
IDLE1模式：当CPU进入睡眠状态，CPU时钟域停止，系统时钟域继续运行。
IDLE2模式：当CPU进入睡眠状态，CPU时钟域和系统时钟域均停止，进一步降低功耗。
HALT模式：振荡器（即输入到PLL的时钟）和WDCLK被关闭。
当执行IDLE指令时，系统控制状态寄存器（SCSR1)的13、12位指明进入哪一种低功耗模式。
0 0 CPU进入IDLE1模式
0 1 CPU进入IDLE2模式
1 x CPU进入HALT模式
4.3.2 退出低功耗模式
1.复位
复位信号可使器件退出IDLE模式。
2.外部中断
外部中断xINTx可使器件退出低功耗模式，但不能退出HALT模式。
3.唤醒中断
有些外设具有启动器件时钟的能力，然后产生一个中断去响应一定的
外部事件。
4.3.3 片内闪存断电
进入HALT模式之前，片内闪存可以被断电，会使电流消耗到最低。
第11章看门狗（WD)定时器
看门狗（WD)定时器外设监视软件和硬件的运行，在CPU混乱时（如软件进入死循环或跑飞）完成系统的复位，从而提高CPU的可靠性。
11.1 看门狗定时器概述
看门狗（WD)定时器结构框图见下页，所有寄存器都是8位宽度。
具有如下特征：
(1) 8位WD计数器，作用是在上溢时产生一个系统复位信号。
(2) 6位的自行计数器，用于WD预定标，共6种选择。
(3) 一个WD复位密钥（WDKEY)寄存器。
当一个55h值后紧随着一个AAh 值写入WDKEY时，则WD计数器清零，当不正确的值写入时，则产生一个复位信号。
(4) 3个WD检验位。
若WD定时器失效，则启动系统复位。
(5) 一旦系统复位后，WD定时器就自动启动。
11.2 WD操作
11.2.1 WD的时钟
看门狗（WD)定时器的时钟WDCLK是一个低频时钟，WDCLK由CPU的输出时钟CLKOUT提供。
WDCLK=CLKOUT/512
11.2.2 定时器的悬挂
因为WDCLK的时钟是由CLKOUT分频产生的，当CPU被挂起时（即CPU进入HALT低功耗模式），WDCLK被停止。
11.2.3 WD控制寄存器
共有3个寄存器控制着WD的操作：
(1) WD计数寄存器（WDCNTR)—用来保存WD计数器的值。
位7-0：数据值。
这些只读位包含了8位WD计数器的值，向该计数器写无效。
向WD复位关键字寄存器写入正确的序列会清除WDCNTR并且可阻止系统复位，但是并不会清除自行计数器。
(2) WD复位关键字寄存器（WDKEY)—当一个55h值后紧随写入一个AAh 值，则清除WDCNTR。
任何其他值都会引起系统复位。
位7-0：数据值。
这些只写数据位包含了8位复位关键字值，
(3) WD定时器控制寄存器（WDCR) —包含用于看门狗配置的如下控制位：WD禁止位；WD标志位；WD检验位（3个）；WD预定标选择位(3个）。
位7：WDFLAG，看门狗标志位。
该位标识WD定时器是否产生了一个系统复位。
0：表明自上次清除该位后，WD定时器还没有产生复位。
1：表明自上次清除该位后，WD定时器已经产生了复位。
位6：WDDIS，看门狗禁止位。
仅当SCSR2寄存器的WD OVERRIDE位为1时，该位才能被写。
0：看门狗被使能。
1：看门狗被禁止。
位5-位3：WDCHK2-WDCHK0，看门狗检验位（3个）。
当向WDCR控制寄存器写时这三位必须被写为101，否则产生系统复位。
位2-位0：WDPS2-WDPS0，看门狗预定标选择位。
这些位决定了看门狗的溢出频率，如下页表所示。