电工学第21章触发器时序逻辑电路

JK
CP
2 可控RS触发器
技
术 部
除了具有直接置0、置1功能外，还具有受时钟脉冲控制的置
分 0、置1和保持功能的双稳态触发器。
时钟脉冲是一种控制触发器状态翻转时刻的脉冲信号。
• 逻辑图
CP是时钟脉冲控制端，通过 控制电路来实现时钟脉冲对
Qn
1
输入端S和R的控制。
SD
• 当CP=0时 3 S和R的输入状态不起作用；
电 工
21.1 双稳态触发器
学
Ｉ
电 子
一、RS触发器
2 可控RS触发器
技
术 部
• 触发方式
分 • 触发方式是指触发器在时钟脉冲的什么时间接收输入信号
和输出相应状态。
• 可控RS触发器的触发方式为高电平电平触发。
高电平电平触发，是指在时钟脉冲为高电平持续期间，触 哈 发器都能接收输入信号并立即输出相应状态的触发方式。 理
电 子
二、JK触发器
技
术 部
1 逻辑图
Q
Q
分 • 主从型电路结构
S = JQn R = KQn
S D 从触发器 R D
1S C 1 1R
• 从触发器的输出状态由主触 发器的状态决定
• CP由0→1 主触发器打开—接受信号
主触发器
1S C 1 1R
从触发器关闭—输出状态不变
互补时钟控制主、从触发器不能同时翻转
第21章 触发器和时序逻辑电路
1
电 工
目录
学
Ｉ
电
子
技
术
部 分
21.1 双稳态触发器
21.2 寄存器
21.3 计数器
21.4 时序逻辑电路的分析
哈 理
工
21.5 由555定时器组成的单稳态 大
学
触发器和无稳态触发器
王
亚
21.6 应用举例
军 制
2作
电 工
21.1 双稳态触发器
学
Ｉ
电 子 技
数字电路
组合逻辑电路 时序逻辑电路
4作
电 工
21.1 双稳态触发器
学
Ｉ
电 子
一、RS触发器
1 基本RS触发器
技
术 部 分
具有直接置1、直接置0功能的双稳态触发器。 • 逻辑图
两个互补输出端
正常情况下，两个输出 端的状态保持相反。通
Q
&
SD
&
1
两个输入端
Q
2
RD
常以Q 端的状态表示触
发器的工作状态。
哈பைடு நூலகம்
触发器在接受信号之前
理 工
的状态称为原态，记为 大
Qn；触发器在接受信号 之后的状态称为新态或
学
王 亚
次态，记为Qn+1。
军 制
5作
电 工
21.1 双稳态触发器
学
Ｉ
电 子
一、RS触发器
1 基本RS触发器
技
术 部 分
具有直接置1、直接置0功能的双稳态触发器。 • 逻辑图
两个互补输出端
• 逻辑符号
Q
&
1
Q &
2
SD
RD
两个输入端
Q
Q
SD
RD
哈 理 工 大 学
触发器保持原状态不变。 S
CP
Qn
2
哈
理
RD
工 大
学
4
王
亚
R
军 制
11 作
电 工
21.1 双稳态触发器
学
Ｉ
电 子
一、RS触发器
2 可控RS触发器
技
术 部
除了具有直接置0、置1功能外，还具有受时钟脉冲控制的置
分 0、置1和保持功能的双稳态触发器。
时钟脉冲是一种控制触发器状态翻转时刻的脉冲信号。
• 逻辑图
王 亚 军 制 6作
电 工
21.1 双稳态触发器
学
Ｉ
电 子
一、RS触发器
1 基本RS触发器
技
术 部 分
具有直接置1、直接置0功能的双稳态触发器。
• 逻辑图
• 逻辑状态表
两个互补输出端
Q
Q
&
1
&
2
SD
RD
两个输入端
RD SD Qn
0 00 1
01
0 1
10
0 1
11
0 1
Q n1
禁用
哈
0
理 工
大
1
学
工 大 学
王 亚 军 制 14 作
电
例题21.1.2
工
学
Ｉ
电 子 技
已知高电平触发的可控RS 触发器，R和S 端的输入 波形如图 所示，而且已知触发器原态为0，试画出输出端Q的波形。
术
部 分
1
2
3
4
CP
R
S
【解】
Q
多次翻转
哈 理 工 大 学
王 亚 军 制 15 作
电 工
21.1 双稳态触发器
学
Ｉ
分 0、置1和保持功能的双稳态触发器。
时钟脉冲是一种控制触发器状态翻转时刻的脉冲信号。
• 逻辑图
Qn
Qn
• 基本RS触发器 • 控制电路
1
SD
3
S
CP
2
哈
理
RD
工 大
学
4
王
亚
R
军 制
9作
电 工
21.1 双稳态触发器
学
Ｉ
电 子
一、RS触发器
2 可控RS触发器
技
术 部
除了具有直接置0、置1功能外，还具有受时钟脉冲控制的置
分 0、置1和保持功能的双稳态触发器。
时钟脉冲是一种控制触发器状态翻转时刻的脉冲信号。
• 逻辑图
Qn
SD、RD用于预置触发器的初
始状态。工作过程中应处于
1
高电平。
SD
S、R是置1和置0输入端，高
电平有效。
3
S
CP
Qn
2
哈
理
RD
工 大
学
4
王
亚
R
军 制
10 作
电 工
21.1 双稳态触发器
学
Ｉ
电 子
一、RS触发器
除了具有直接置0、置1功能外，还具有受时钟脉冲控制的置
分 0、置1和保持功能的双稳态触发器。
时钟脉冲是一种控制触发器状态翻转时刻的脉冲信号。
• 逻辑符号
Q
Q
SD
RD
1S C 1 1R
S CP R
高电平触发
• 逻辑状态表
RS
Q n1
00
Qn
01 1
10 11
0
不定
哈 理 工 大 学
王 亚 军 制 13 作
王
亚
Qn
军
制
7作
电 工
例题21.1.1
学
Ｉ
电 子 技
初始状态为0的输入为低电平有效的基本RS触发器，输入端 的输入波形已知，如图所示。试求输出端的波形。
术
部
分
RD
SD
【解】Q
哈 理 工 大 学
王 亚 军 制 8作
电 工
21.1 双稳态触发器
学
Ｉ
电 子
一、RS触发器
2 可控RS触发器
技
术 部
除了具有直接置0、置1功能外，还具有受时钟脉冲控制的置
术
部 分
时序电路的输出状态 与当前的输入状态有关
与原来的状态有关
时序电路的基本单元为触发器
能够存储一位二进制信号的基本逻辑单元电路统称为触
发器。
哈 理
双稳态触发器
工 大
触发器按其稳定工作状态 单稳态触发器
学
无稳态触发器
王 亚
军 制
3作
电 工
21.1 双稳态触发器
学
Ｉ
电 子
双稳态触发器的输出状态，或为高电平或为低电平，而
技 通过输入脉冲信号的触发，又能改变其输出状态。输入
术 部
信号消失后，被置成的“0”或“1”态能保存下来，即
分 具有记忆功能。
双稳态触发器的构成：门电路加上适当的反馈
RS触发器
双稳态触发器按其逻辑功能 JK触发器
哈
D触发器
理
工
T触发器
大
学
主从型触发器
双稳态触发器按其结构 维持阻塞型触发器
王 亚 军
制
Qn
CP是时钟脉冲控制端，通过
控制电路来实现时钟脉冲对
1
输入端的S和R的控制。
SD
• 当CP=1时 3 触发器状态由S和R的输入
状态所决定。时钟脉冲过 S
去后，输出状态不变。
CP
Qn
2
哈
理
RD
工 大
学
4
王
亚
R
军 制
12 作
电 工
21.1 双稳态触发器
学
Ｉ
电 子
一、RS触发器
2 可控RS触发器
技
术 部