Allegro PCB设计中的约束管理

Allegro PCB设计中的约束管理

本章主要介绍一下约束管理器的使用，约束管理器贯穿于原理图设计、PCB 设计、仿真分析设计，这里主要讲述在PCB Editor中如何使用约束管理器来对信号进行约束设置。

一、约束管理器概述

约束管理器是贯穿于整个PCB设计平台的一个对信号约束的工具，在整个项目的开发过程中，起着桥梁的作用。我们可以在原理图设计阶段在约束管理器中设定约束来指导PCB设计；也可以在使用仿真分析工具仿真后，将仿真分析的拓扑添加到约束管理器中从而来驱动布局、布线。

约束管理器是以表格形式为基础的工作表形式，所以其操作简单、运用灵活。它将印制电路板所有的网名以表格形式显示，不仅使设计者对网名一目了然且更加方便地对信号设定不同的规则。对不同的规则如相对长度规则、总长度规则、曼哈顿长度规则等分了不同的栏显示以方便大家的规则设定。

二、约束管理器

1、约束管理器的启动

在Allegro PCB Design中，选择菜单命令Setup/Electrical Constraint

Speadsheet或者单击Setup工具栏中的按钮，打开约束管理器，如图10_1所示。

10_1

2、约束管理器界面概述

1）菜单栏

约束管理器的菜单栏包括：File、Edit、Objects、Column、View、Analyze、Audit、Tools、Window及Help。

2）Electrical Constraint Set栏

此栏主要是对电气规则来设定约束，包括：Signal Intergrity（信号完整性设置规则）、Timing（时序规则设置）、Routing（布线设置）、All Constraint（所有的约束管理）。

3）Net栏

Net栏主要对指定的网络来设置不同的约束规则，包括Signal Intergrity（信号完整性设置规则）、Timing（时序规则设置）、Routing（布线设置）、Custom Measeurement（用户添加规则管理）、General Properties（通用属性设置）。

4）设计规则约束设置

包括：Electrical（电气规则）、Spacing（间距规则设置）、Physical（物理规则设置）、Design（设计规则设置）。

三、线的约束设置

约束管理器可以设定的规则很多，但是真正常用的是Net栏中Routing中的各项对布线的约束设置。包括：Wiring（线路设置）、Impedance（阻抗设置）、Min/Max Propagation Delays（最大或最小传输延时设置）、Total Etch Length（总长度设置）、Differential Pair（差分对的设置）和Relative Propagation Delay（相对传输延时设置）。

1、创建Bus

在设定约束的时候，可以对单独的网络进行设置，也可以对一个Bus进行设置。对于在原理图设计的时候没有设计总线形式的网络，也可以在约束管理器中创建一个Bus。方法如下：1、在约束管理器Net栏中选择Routing/Wiring，展开所有的网络列表；2、选中要创建Bus的网络名，单击鼠标右键，在弹出的菜单中选择Create/Bus，如图10_2所示；3、在弹出的对话框中输入创建的Bus名，如图10_3所示；4、点击“Ok”完成Bus的创建，此Bus会在约束管理器中即时显示。

注意：对一个Bus内的信号线，其布线拓扑应基本一致，否则，在设定约束后，布线的时候会引起匹配不当。

10_2

10_3

2、线路设置

约束管理器Net栏中选择Routing/Wiring，对线路进行设置。

线路设置可以对一个单独网络进行也可以对一个Bus进行，设置内容包括：直接调入电气规则、设置拓扑、设置分支长度、设置过孔数、设置表层布线长度及设置平行线长度。

1）调入电气规则

在设置网络后面的Referenced Electrical CSet栏中，用鼠标直接单击空白处，在弹出的下拉菜单中进行电气规则的选择。

2）拓扑

在设置网络后面的Topology栏中，设置拓扑结构，如图10_4所示。

Topology栏各项说明如下：

V erify Schedule：确认拓扑结构。Y es表示确认拓扑执行DRC检查；No表示不执行DRC检查；Clear表示不选择此功能。

Actual：实际值，仅可读

Margin：裕量，仅可读

Schedule：选择一定的拓扑结构，包括：菊花链结构（Daisy-chain）、树状结构（Minimum Spanning Tree）、源负载菊花链结构（Source-Load Daisy-chain）、星形结构（Star）、远端分支结构（Far-end Cluster）。

10_4

3）设置分支长度

在设置网络后面的Stub Length栏中，Max行空白处输入分支最大长度。

4）设置过孔数

在设置网络后面的Via Count栏中，Max行空白处输入最大的过孔数量。

5）设置表层布线长度

在设置网络后面的Exposed Length栏中，Max行空白处输入最大的布线长度。

6）设置平行线长度

在设置网络后面的Parallel栏中，单击Max行空白处，弹出平行线长度详细设置，如图10_5所示。

10_5

设置好长度和间距后，单击“Ok”按钮，完成设置。单击“Clear”清除设置。

3、阻抗设置

在约束管理器Net栏中选择Routing/Impedance，对阻抗进行设置。对于信号阻抗设置的前提条件是叠层已经设定好，此项设置不建议再次设定，因阻抗和线宽、线间距、叠层都有很大的关系。设置方法如下：

在所选网络后面的Impedance栏下的Target空白处单击鼠标，输入目标阻抗如50后，软件会自动在Tolerance栏下设置限度范围，默认是2﹪，一般设置10﹪，如图10_6所示。

10_6

4、设置最小/最大传输延时

在约束管理器Net栏中选择Min/Max Propagation Delays，对最小/最大传输延时进行设置。此栏是对一个单个网络或一个Bus设定传输延时的最大及最小值。

在所选网络后面的Prop Delay栏下的Min空白处单击鼠标，输入最小延时；Max空白栏处输入最大延时，如图10_7所示。

10_7

提示：1、在输入最小/最大的延时后，PIN Pair会自动设置；2、单击

按钮，可以更改单位。可以选择以时间（ns）、长度（mil）、相对值（﹪）为单位，对于1ns的传输时间大约等于传输线5600mil的长度。

5、设置总的布线长度

在约束管理器Net栏中选择Routing/Total Etch Length，对总的布线长度进行设置。此处主要对布线的总长度设定一个最小长度和一个最大长度。设置方法如下：