计数器公开课ppt.ppt
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
二极管、三极管
放大电路 与或非门 组合逻辑门电路 触发器
寄存器 计数器 译码电路
计数器的应用场合
生产制造
车辆工程
微控制系统
计算机
结论:计数器应用广泛
计数器的分类
计数器种类多
按进位 按计数增 按状态翻转与触发 ……
制划分 减划分 信号是否同步划分
二
非加
减同
异
进 制 计 数
二 进
法
制计
计 数
数
法步 计计 数数
课堂小结
➢ 计数器的应用场合 ➢ 计数器的分类 ➢ 计数器的电路结构 ➢ 计数器的工作原理 —— 学会分析
注意:基本组成器件的真值表;触发特性;触发前的状态等
➢ 同步计数器与异步计数器的区别 ➢ SN74193为计数芯片
1k R
FF0
1J C1
1k R
R
CP
四位同步二进制加法计数器逻辑关系
触发器序号 触发器翻转条件
FF0 FF1 FF2 FF3
每输入一次脉冲翻转一次 Q0 = 1 Q0 = Q1 = 1 Q0 = Q1 = Q2 = 1
J、K端逻辑关系
J0 = K0 = 1 J1 = K1 = Q0 J2 = K2 = Q0Q1 J3 = K3 = Q0Q1Q2
异步二进制加法计数器电路结构
JK触发器
Q
1J CP
C1
1k
画波形图注意事项: • 注意触发电平:是上升沿还是下降沿 • 注意触发时刻JK的状态; 1. 注意触发前Qn的状态
异步二进制加法计数器电路结构
Q3
进位 输出
Q2
FF3
1J C1
1k R
Q1 FF2
1J C1
1k R
Q0 FF1
1J C1
1k R
R CP
SN74193
16 15 14 13 12 11 10 9
Vcc A CR OB Oc LD C D SN74193
B QB QA CP- CP+ Qc QD GND
1 23 45 67 8
预置数码:CR=0,LD=0时,QA,QB,QC,QD由A、B、C、D直接控制 加减可逆计数:CR=0,LD=1时,CP+加法,CP-减法 同步计数器
0 0
0100 1010
Q1
0 0 1 1 0 00101 1 1 10001 0 1 1 0 0 1 1
0 0
Q0
0 1 0 1 0 0110 1 0 01111 1000 0 1 0 1 0 1 0 1
0 1
异步二进制加法计数器
QQ33
QQ22
QQ11
QQ00
FFFF33
FFFF22
FFFF11
详见SN74193数据手册
课堂练习
判断: • 构成计数器电路的器件必须具有记忆能力。( V ) • 计数器、寄存器都是都是组合门电路。( X )
选择:
• 构成计数器的基本电路是( C )
A. 或非门 B. 与非门 C. 触发器
• 欲表示十进制的数10,需要二进制数码的位数是( B )
A. 2位
B. 4位 C. 3位
进进位位 输输出出
11JJ CC11
11kk RR
11JJ CC11
11kk RR
11JJ CC11
11kk RR
FFFF00
11JJ CCPP CC11
11kk RR
RR 6. 可否将下降沿触发改成上升沿触发? 7. 如果要求上升沿触发,则应如何设计此异步二进制加法计数器?
异步二进制加法计数器
Q3
FF0
1J
CP
C1 1k R
3. 此计数器电路结构有何特点?
R
各触发器J,K都悬空 各触发器均是脉冲下降沿触发 各触发器置零端R与负脉冲相连 低位触发器的Q接高位触发器的C1
异步二进制加法计数器电路结构
Q3
进位 输出
Q2
FF3
1J C1
1k R
Q1 FF2
1J C1
1k R
Q0 FF1
1J C1
步 计 数
器 器器
器器
器
基础:二进制计数器
ቤተ መጻሕፍቲ ባይዱ
异步二进制加法计数器
➢ 电路结构 ➢ 工作原理
异步二进制加法计数器电路结构
Q3
进位 输出
Q2
FF3
1J C1
1k R
Q1 FF2
1J C1
1k R
Q0 FF1
1J C1
1k R
FF0
1J
CP
C1 1k R
• 组成此计数器的基本器件是什么?
R
• 此器件有何基本特性?(真值表及波形图如何?)
0
1
1
1
1
0 00
0 00 0 1
四位二进制加法计数器状态表
输入脉冲序号
0 1 2 3 4 5 6 71111 8 9 10 11 12 13 14 15
16 17
0000 1110
Q3
0 0 0 0 0 00001 0 0 11011 1 1 1 1 1 1 1
0 0
0010 1100
Q2
0 0 0 0 1 00111 1 1 10011 0 0 0 1 1 1 1
《电子线路》第2版
课题:二进制计数器
第 14 章 时序逻辑电路
14.3 计数器 14.3.1 二进制计数器
课堂结构
➢ 回忆知识体系
➢ 计数器的应用场合 ➢ 二进制加法计数器电路结构及工作原理 ➢ 课堂练习 ➢ 课堂小结 ➢ 课下作业布置
知识体系
模拟电 课本前半部分
子部分 数字电 课本后半部分 子部分
1k R
FF0
1J
CP
C1 1k R
4. 为何称之为异步?
R
5. 为何称之为二进制?
异步二进制加法计数器工作原理
Q3
Q2
Q1
Q0
FF3
FF2
FF1
FF0
1J
1J
1J
1J CP
进位
C1
C1
C1
C1
输出
1k
1k
1k
1k
R
R
R
R
CP
R
Q0 0
1
0
1
0
1
0
1
0
Q1 0 Q2 0 Q3 0
0
1
1
0
0
1
1
0
0
对比同步/异步二进制加法计数器
Q3
进位 输出
Q2 FF3
1J C1
1k R
Q1 FF2
1J C1
1k R
Q0 FF1
1J C1
1k R
FF0
1J CP
C1
1k R
异步
同步
Q3
R
Q2
G2
Q1
G1
Q0
&
&
FF3 1J
C1 1k R
FF2 1J
C1 1k R
FF1 1J
C1 1k R
FF0 1J
C1 1k R
进位 输出
Q2
FF3
1J C1
1k R
Q1 FF2
1J C1
1k R
Q0 FF1
1J C1
1k R
FF0
1J CP C1
1k R
R 8. 异步二进制加法计数器有何缺点? 9. 应该如何改进?
同步二进制加法计数器
Q3
Q2
G2 Q1
G1
Q0
&
&
FF3
1J C1
1k R
FF2
1J C1
1k R
FF1
1J C1
课堂练习 如下为三个D触发器组成的二进制计数器,工作前由负
脉冲 SD(置1端)使电路呈现111状态。
Q2
Q1
Q0
SD 置1脉冲
FF2
FF1
FF0
S
S
S
C1
C1
C1
CP
1D
1D
1D
1.按此计数器为同步计数器还是异步计数器? 2.尝试画出Q0Q1Q2随CP变化的波形 3.按输入脉冲CP顺序填Q0Q1Q2相应的状态转换表(0或1) 4. 此计数器是加法计数器还是减法计数器?