北京邮电大学 数字逻辑期末模拟试题8
院校资料-北京邮电大学 数字逻辑期末模拟试题1 -2
北京邮电大学数字逻辑期末模拟试题1 -2本科试题（一）一、选择题（每小题2分，共20分。
）1．，A 、B 、C 取何值时，F ＝1（）。
A.011B.100C.101D.000 2．下列三个数对应的十进制数最大的是（）。
A. (30)8B. (10110)2C. (00101000)8421D.27 3．图1所示电路中描述错误的是（）。
A ．状态变化发生在CP 脉冲下降沿B ．C ．D.CP 脉冲下降沿输出状态翻转4．二进制加法器自身（）。
A ．只能做二进制数加运算B ．只能做8421BCD 码加运算C ．A 和B 均可D. 只能做补码加法运算5．用方程式表示时序电路的逻辑功能，需（）。
A ．一个方程B ．二个方程C ．三个方程D. 四个方程6．五个D 触发器构成的扭环计数器，计数器的模是（）。
A ．10B ．25C ．5D .25 7．八路数据选择器如图2所示，该电路所实现的逻辑函数是（）。
A. B.C. D. 8．判断以下三组VHDL 语言描述中（）意义相同。
A. z ＜= not X and not Y ；和z ＜= not (X or Y)；B. z ＜= not (X or Y)；和z ＜= not X or not Y ；C. z ＜= not X and Y ；和z ＜= not (X and Y)；D. z ＜= not X and not Y ；和z ＜= not (X and Y)；9. 多路选择器构成的数据总线是（）。
A. 双向的B. 单向的C. A 和B 都对D.多路的10．断电之后，能够将存储内容保存下来的存储器是（）。
A ．只读存储器ROM ；B ．随机存取存储器RAM ；C ．动态存取存储器DRAM D. SDRAM二、简答题（每小题5分，共15分）1、化简（5分）2、分析如图3所示的逻辑电路图，写出输出逻辑函数表达式。
（5分）。
3、画出01011序列检测器的状态转移图，X 为序列输入，Z 为检测输出。
05—06学年《数字逻辑与数字系统》期末考试试题
北京邮电大学2005——2006学年第一学期 《数字逻辑与数字系统》期末考试试题（B ）一、选择题（每小题1分，共10分。
） ． 逻辑函数 B B A DEG B B A F +++= 的最简式为（ ）。
A.B F = B.F=B C.F=0 D.F=1 ． 逻辑函数F （ABC ）=A ⊙C 的最小项标准式为（ ）。
A.F=∑(0,3) B. C A C A F += C.F=m 0+m 2+m 5+m 7 D. F=∑(0,1,6,7) ．八进制数(573.4)8的十六进制数是（ ）。
A.(17C.4)16 B.(16B.4)16 C. (17B.8)16 D. (17B.5)16 ． 在下列电路中，不是组合逻辑电路的是（ ）。
A. 编码器 B. 锁存器 C. 全加器 D. 比较器 ． 八路数据分配器，其数据输入端有（ ）个。
A. 1 B. 2 C. 3 D.86．n 个触发器构成的扭环计数器中，无效状态有（ ）个。
A.nB.2nC.2n-1D. 2n -2n7．构成数字系统必不可少的逻辑执行部件为（ ）。
A. 控制器B. 计数器C. 基本子系统D. 逻辑门8．电路如图1所示，其中完成A Q Q n 1n +=+电路是（ ）。
9. 使用256×4位EPROM 芯片构成2K ×32位存储器，共需EPROM 芯片（ ）片。
A.64B.32C.48D.1610.在ispLSI1032中，巨块是（ ）。
A.逻辑宏单元B.输出布线C.时钟设置网络D.GLB 及其对应的ORP ，IOC 等的总称二、填空题（每小题2分，共20分）1. 用卡诺图判断函数AC BC AB F ++=和C A C B B A G ++=之间的逻辑关系是______________________。
2. 一个逻辑函数如果有n 个变量，则有__________个最小项。
任何一个逻辑函数可以化成一组________________之和表达式。
北京邮电大学网络教育《数字通信原理》期末考试(小抄版)
《数字通信原理》一、填空题1、模拟信号的特点是幅度（信号强度）的取值连续变化，数字信号的特点是2、模拟通信采用__频分制__实现多路通信，数字通信采用__时分制__实现多路通信。
3、PAM信号的_幅度_连续，_时间_离散，它属于_模拟_信号。
4、数字通信系统的主要性能指标有_有效性_和_可靠性_两个方面。
5、（PCM通信系统中）A/D变换包括_抽样_、_量化_和_编码_三步。
6、 D/A变换包括_译码_和_低通_两步。
7、波形编码是_对信号波形进行的编码_。
8、参量编码是_提取语声信号的一些特征参量对其进行编码_。
9、抽样是将模拟信号在_时间上_离散化的过程，抽样要满足_抽样定理_。
10、量化是将PAM信号在_幅度上_离散化的过程。
11、量化分为_均匀量化_和_非均匀量化_。
12、均匀量化量化区内（非过载区）的最大量化误差为=△/2；过载区内的最大量化误差为13、A律压缩特性小信号时，随着A的增大，信噪比改善量Q_提高_；大信号时，随着A的增大，信噪比改善量14、实现非均匀量化的方法有_模拟压扩法_和_直接非均匀编解码法_。
15、A律压缩特性一般A的取值为_87.6__。
16、线性编码是_具有均匀量化特性的编码_。
17、已知段落码可确定样值所在量化段的_起始电平_和_量化间隔_。
18、l=8的逐次渐近型编码器（即A律13折线编码器），判定值共有_127_种，2a3a的判a419、DPCM是对_相邻样值的差值_进行编码的。
20、ADPCM与DPCM相比增加了_自适应预测_和_自适应量化_。
21、PCM30／32系统的帧周期为_125μs _，l= 8时帧长度为_256比特_，l秒传输_8000_帧。
22、PCM30／32系统帧结构中TSo时隙的作用是_传帧同步码和失步告警码_，TS16时隙的作用是_传各路信令码、复帧同步码及复帧对告码__，话路时隙为_ TS1～TS15、TS17～TS31_。
23、抽样门的作用是_抽样_和_合路_，分路门的作用是_分路_,接收低通滤波器的作用是__重建或近似地恢复原模拟话音信号___。
北京邮电大学数字电路2016期末试卷答案
北京邮电大学2015－2016学年第二学期《数字电路与逻辑设计》考试试题（A 卷）考试注意事项一、学生参加考试须带学生证或学院证明，未带者不准进入考场。
学生必须按照监考教师指定座位就坐。
二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。
三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。
四、学生必须将答题内容做在试卷上，草稿纸上一律无效。
地方不够时做在背面，并在前面标明。
考试课程 数字电路与逻辑设计 考试时间 2016/ 5/ 28 8:00---10:00 题号 一 二 三 四 五 六 七 八 九 总分 满分 30 8 10 10 10 6 6 10 10 100 得分 阅卷教师一、选择、填空、判断题（30分，每空1分） 1. 和CMOS 相比，ECL 最突出的优势在于D 。
A. 可靠性高 B. 抗干扰能力强 B. 功耗低 D. 速度快2. 三极管的饱和深度主要影响其开关参数中的C 。
A. 延迟时间 B. 上升时间 C. 存储时间 D. 下降时间3. 用或非门组成的基本RS 触发器的所谓“状态不确定”是发生在R 、S 上加入信号D 。
A. R=0, S=0 B. R=0, S=1 C. R=1, S=0 D. R=1, S=14. 具有检测传输错误功能的编码是：C 。
------------------------------------------装--------------------------- --------------订---------------- ----------------------线-------------------------------------------班级： 学号： 班内序号： 姓名：A. 格雷码B. 余3码C. 奇偶校验码5. 运用逻辑代数的反演规则，求函数的反函数：B 。
数字电路与逻辑设计期末模拟题及答案
数字电路与逻辑设计期末模拟题一、 选择题1、（36.7）10 的8421BCD 码为。
（） A 、（0110110.101）8421BCD B 、（0011110.1110）8421BCD C 、（00110110.0111）8421BCD D 、（110110.111）8421BCD2、与（6B.2）16相对应的二进制数为（） A 、（1101011.001）2 B 、（01101010.01）2 C （11101011.01）2 D 、（01100111.01）23、在BCD 码中，属于有权码的编码是（）A 、余3码B 、循环码C 、格雷码D 、8421码 4、如图1-1所示门电路，按正逻辑体制，电路实现的逻辑式F=（）5、如果1-2所示的波形图，其表示的逻辑关系是（）6、下列器件中，属于组合电路的有（）A 、计数器和全加器B 、寄存器和比较器C 、全加器和比较器D 、计数器和寄存器7、异或门F=A ⊕B 两输入端A 、B 中，A=0，则输出端F 为（） A 、A ⊕B B 、B C 、B D 、08、已知4个组合电路的输出F1～F4的函数式非别为：F 1=AB+A C ，F 2=AB+A CD+BC ，F 3=A B +B C ，F 4=（A+B ）·（A +C ），则不会产生竞争冒险的电路是( ) A 、电路1 B 、电路2 C 、电路3 D 、电路4 9、边沿触发JK 触发器的特征方程是（） A 、θ1+n =Jn θ+k n θ B 、θ1+n =J n θ+k n θC 、θ1+n =J nθ+k nθ D 、θ1+n =J n θ+K nθA 、CB A •• B 、C B A •• C 、A+B+CD 、C B A ++A 、F=A ·B B 、F=A+BC 、F=B A ⋅D 、F=B A +A 、nB 、2nC 、n 2D 、2n11、（011001010010.00010110）8421BCD 所对应的十进制数为（） A 、（652.16）10 B 、（1618.13）10 C 、（652.13）10 D 、（1618.06）1012、八进制数（321）8对应的二进制数为（） A 、（011010001）2 B 、（110011）2 C 、（10110111）2 D 、（1101011）213、与（19）10相对应的余3BCD 码是（） A 、（00101100）余3BCD B 、（01001100）余3BCDC 、（00110101）余3BCD D 、（01011010）余3BCD 14、如图1-3所示门电路，按正逻辑体制，电路实现的逻辑关系F=（） A 、C B A ⋅⋅ B 、C B A ⋅⋅ C 、A+B+C D 、C B A ++图1-315、如图1-4所示的波形图表示的逻辑关系是（） A 、F=B A ⋅ B 、F=A+B C 、F=B A ⋅ D 、F=B A +16、已知逻辑函数的卡诺图如图1-5所示能实现这一函数功能的电路是（）17、组合逻辑电路的特点是（）C 、电路输出与以前状态有关D 、全部由门电路构成18、函数F=C B AB C A ⋅++，当变量取值为（），不会出现冒险现象。
《数字逻辑与数字系统》期末考试试题
--北京 XX 大学 2006 —— 2007-学年第一学期------A ）-《数字逻辑与数字系统》期末考试试题（- -----一、学生参加考试须带学生证或学院证明，未带者不准进入考场。
学生必---- 考试 须按照监考教师指定座位就坐。
-- -- 注意二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。
--- 事项 三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有- ：---考场违纪或作弊行为者，按相应规定严肃处理。
名--：- 考试姓-名 -数字逻辑与数字系统考试时间2007 年 1 月 26日-- 课程姓---- 题号一二三四五六七八总分--线----线满分1020101010121414----- 得分----： -- 阅卷号-- 教师：-序-- 号 -内--序-班-订内-班- 一、选择题（每小题 1 分，共 10 分。
）订 ----- --AB- 1．卡诺图如图 1 所示，电路描述的逻辑表达式F=(）。
00011110CD---001- A.∑ m(1,2,4,5,9,10,13,15)--- 011111-- B.∑ m(0,1,3,4,5,9,13,15)-111-- C.∑ m(1,2,3,4,5,8,9,14)--1011--装- D.∑ m(1,4,5,8,9,10,13,15)图 1--装-： --- 2．在下列逻辑部件中，不属于组合逻辑部件的是（）。
号--： - A. 译码器B.锁存器C.编码器D. 比较器学-号--学----- 3．八路数据选择器，其地址输入端（选择控制端）有（）个。
---- A. 8B. 2C. 3D. 4------ 4．将 D 触发器转换为 T 触发器，图 2 所示电路的虚框Q Q-- ：-- 内应是（）。
D-级--： -班 - A. 或非门B.与非门-级-CP-班- C. 异或门D.同或门-T--图 2-----5．用 n 个触发器构成计数器，可得到的最大计数模是（）。
数电期末考试题及答案
数电期末考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算2. 一个D触发器具有（）个稳定状态。
A. 1B. 2C. 3D. 43. 一个四进制计数器有（）个状态。
A. 4B. 8C. 16D. 324. 一个3线到8线译码器可以译出（）种不同的二进制信号。
A. 3B. 4C. 8D. 275. 一个4位二进制计数器的计数范围是（）。
A. 0到7B. 0到15C. 0到31D. 0到2556. 在数字电路中，若要实现逻辑“与”运算，应该使用（）门。
A. 与门B. 或门C. 非门D. 异或门7. 触发器的输出状态取决于（）。
A. 当前输入B. 上一状态C. 输入与上一个状态D. 外部控制信号8. 一个8位寄存器可以存储（）位二进制数。
A. 1B. 4C. 8D. 169. 一个2进制计数器在计数过程中，其输出状态的变化规律是（）。
A. 01, 10, 11, 00B. 00, 01, 11, 10C. 00, 01, 10, 11D. 00, 10, 01, 1110. 在数字电路中，若要实现逻辑“或”运算，应该使用（）门。
A. 与门B. 或门C. 非门D. 异或门二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“0”通常用电压______伏特表示，逻辑“1”通常用电压______伏特表示。
2. 一个3线到8线译码器的输入端有______个信号线，输出端有______个信号线。
3. 一个4位二进制计数器的进位链是______进制的。
4. 一个D触发器的输出Q与输入D的关系是______。
5. 在数字电路中，逻辑“非”运算的符号是______。
6. 一个4位二进制计数器的计数范围是______到______。
7. 一个3线到8线译码器可以译出______种不同的二进制信号。
8. 一个8位寄存器可以存储______位二进制数。
《数字逻辑》期末复习题及答案
《数字逻辑》期末复习题一、单项选择题1．以下不是逻辑代数重要规则的是( D ) 。
A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则2．已知函数E)D (C B A F +⋅+=的反函数应该是( A ) 。
A.[])E (D C B A F +⋅+⋅= B. [])E D (C B A F +⋅+⋅= C. [])E (D C B A F +⋅+⋅= D. [])E D (C B A F +⋅+⋅=3．组合逻辑电路一般由（ A ）组合而成。
A 、门电路 B 、触发器 C 、计数器 D 、寄存器4．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。
A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换B 、原变量换成反变量，反变量换成原变量C 、变量不变D 、常数中的“0”换成“1”，“1”换成“0”5．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。
A. AB+AC+AD+AEB. A+BCEDC. (A+BC)(A+DE)D. A+B+C+D+E6．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器7．逻辑表达式A+BC=（ C ） A 、AB B 、A+C C 、(A+B)(A+C) D 、B+C8．在（ A ）输入情况下，“或非”运算的结果是逻辑“1”。
A.全部输入为“0”B.全部输入为“1”C.任一输入为“0”，其他输入为“1”D.任一输入为“1”9．逻辑函数()6,5,4,2m F 1∑=同 C B B A F 2+=之间关系为( A ) A.21F F = B. 21F F = C. 21F F = D.无关10．时序逻辑电路一定包含（ A ）A 、触发器B 、组合逻辑电路C 、移位寄存器D 、译码器11．时序逻辑电路中必须有（ A ）A 、输入逻辑变量B 、时钟信号C 、计数器D 、编码器12．逻辑函数()()=++++++++=C B A C B A C )B C )(A B (A F ( A ) 。
数字逻辑电路期末考试试卷及答案资料
------------------------------------------------------------精品文档--------------------------------------------------------期末考试试题（答案）装考试时间：110 分钟考试科目：数字逻辑电路试卷类别：3卷级班______________系学院XXXX毛学号姓名订一二三题号四总分得分线一、选择题（每小题2分，共20分）评卷人得分内1．八进制（273）中，它的第三位数2 的位权为___B___。
8 A．(128) B．(64) C．(256) D．(8) 1010 1010与它功能相等的函数表达式2. 已知逻辑表达式F?AB?AC?BC，_____B____。
请F?AB?CAB?F．A．BF?AB?AC F?AB?BC．．D C3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
勿A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。
答题A．与关系B．异或关系C．同或关系D．无法判断5．连续异或1985个1的结果是____B_____。
A．0B．1 C．不确定D．逻辑概念错误页8 共页1 第卷答案3 数字逻辑电路与逻辑函数功能相等的表达式为___C_____。
6. DF?A?B?C?DC?F?A?B?D?C?F?A?B．AB．D．C．D?F?AB?CDBCF?A为高阻态的逻辑时，FC=0时，F=；C=17．下列所给三态门中，能实现AB ____A______。
功能的是A A &BFFB?C CEN ENB AA A &&F F B B ??C C EN END C的频率为Q脉冲的频率为100KHZ，则输出8. 如图所示电路，若输入CP 。
_____D_____200KHz ． 500KHz B A．50KHz ． 100KHz D C．Q DCPC Q_____A_____。
数字逻辑 北邮期末
1.电子电路分为模拟电子电路和数字电子电路。
数值的度量采用直流电压或电流的连续值，称模拟量。
2.数字电路比模拟电路有许多优点。
如：电路便于集成化、系列化生产，成本低廉，使用方便；抗干扰性强，可靠性高，精度高；处理功能强，不仅能实现数值运算，还可以实现逻辑运算和判断；可编程数字电路可容易地实现各种算法，具有很大的灵活性；数字信号更易于存储、加密、压缩、传输和再现。
3.数字量具有精度高、传输高效、易存储、易处理等优点（上升沿10%—90%）4.自然码：有权码，每位代码都有固定权值，结构形式与二进制数完全相同，最大计数为2n－1，n为二进制数的位数5. 可靠性代码：(1) 奇偶校验码(2) 格雷码(Gray 码，又称循环码（循环码的一种）<格雷码的特点是任何相邻的两个码组中，仅有一位代码不同，抗干扰能力强，主要用在计数器中>6.数字电路是传递和处理数字信号的电子电路。
它有组合逻辑电路和时序逻辑电路两大类。
7.数字电路的优点：便于高度集成化，工作可靠性强，抗干扰能力强，保密性好等。
8.时序逻辑电路中一定包含：触发器。
时序电路中必须有：时钟。
从本质上讲，控制器是一种时序电路。
时序逻辑电路：逻辑功能特点：任何时刻的输出不仅取决于该时刻的输入信号（输入变量）的状态，而且与电路原有的状态（原来的输出）（Qn+1 = f(Qn, input)）有关。
即历史状态相关性。
时序逻辑电路具有记忆功能（适当的控制）电路结构特点：由存储电路和组合逻辑电路组成。
包含锁存器或触发器它的输出往往反馈到输入端，与输入变量一起决定电路的输出状态。
//时序逻辑电路的类型（都跟触发器或其组合有关）同步时序逻辑电路:所有触发器的时钟端连在一起。
所有触发器在同一个时钟脉冲CP 控制下同步工作。
异步时序逻辑电路:时钟脉冲CP 只触发部分触发器，其余触发器由电路内部信号触发。
因此，触发器不在同一时钟作用下同步工作。
9.一位十进制计数器至少需要 4个触发器10.锁存器、触发器和门电路是构成数字电路的基本单元。
北京邮电大学06-07学年数字电路与逻辑设计期末试题答案
北京邮电大学2006—2007学年第二学期《数字电路与逻辑设计》考试试题一．判断题：(10分)（在本题下方的表格中对应题号填入√或×）电路的输出仅取决于电路当前的输入，该电路为组合逻辑电路。
T 由与、或、非门电路构成的逻辑电路一定是组合逻辑电路。
F 与非逻辑门的某输入端悬空时，可认为输入是逻辑“1”。
T 若让TTL 电路的某输入端接低电平，可直接接地或通过任意阻值的F门的输出相互连接并接上拉电阻后，实现“线或”功能。
F 米里 (Mealy) 型时序逻辑电路的输出取决于输入信号和触发器的 T4个触发器不一定能够构成长度为11 的移位型序列信号发生器。
T 状态简化中，若S 1、S 2两状态的输出不同，则S 1、S 2两状态肯定不等价。
T9. 实现模值为11的计数器至少需要4个触发器。
T10. TTL 门输出最大拉电流能力是指输出低电平时流入输出端的最大允许电流。
F二．选择填空题（20分，每空2分）（将正确答案填入本题下方的表格中，可能为多选题。
）1．若输入AB 均为1时，输出F ＝0，否则输出F ＝1，输入和输出之间的逻辑关系为：（ C ）。
（A ）异或 (B) 同或 (C) 与非 (D) 或非 2．在图2-1的TTL 门电路中，输出为高电平的有（ ）（A ）. （B ）. （C ）.（D ）图2-13. JK 触发器在时钟脉冲的作用下，如果要使n n Q Q =+1，则输入信号JK 应为 A 。
A ，1==K JB ， nn Q K Q J ==, C ， nn Q K Q J ==,D ，1,==K Q J n4．函数D)D)(B D)(C A )(C B (A F +++++=的最简或与式为：( )(A)D)D)(C A )(C B (A F ++++= (B)D)A )(C B (A F +++=(C)CD D A C AB F ++= (D)B CD D AC C AB F ++=5．已知某TTL 门电路的输出端最大灌电流负载能力为4mA ，最大拉电流负载能力为2mA 。
北京邮电大学 数字逻辑期末模拟试题8
本科试卷（八）一、选择题（每小题2分，共30分）1.逻辑函数F1=∑m （2，3，4，8，9，10，14，15）,它们之间的关系是________。
A ．B ．C ．D ．、互为对偶式2. 最小项的逻辑相邻项是________。
A ．ABCD B. C. D.3. 逻辑函数F （ABC ）=A ⊙C 的最小项标准式为________。
A.F=∑（0，3）B.C.F=m 0+m 2+m 5+m 7D. F=∑（0，1，6，7）4. 一个四输入端与非门，使其输出为0的输入变量取值组合有_______种。
A. 15B. 8C. 7D. 15. 设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要_______个异或门。
A ．2 B. 3 C. 4 D. 56. 八路数据选择器如图1-1所示，该电路实现的逻辑函数是F=______。
A ．B ．C ．D ．图1-17. 下列电路中，不属于时序逻辑电路的是_______。
A ．计数器B ．触发器C ．寄存器D ．译码器8. 对于JK 触发器，输入J=0，K=1，CP 脉冲作用后，触发器的次态应为_____。
A ．0 B. 1 C. 保持 D. 翻转9. Moore 型时序电路的输出_____。
A.与当前输入有关B. 与当前状态有关C. 与当前输入和状态都有关D. 与当前输入和状态都无关 2F ABC ABCD ABC ABC ACD =++++12F F =12F F =12F F =1F 2F ABCD ABCD ABCD ABCD C A C A F +=AB AB +AB AB +A B ⊕A B +10. 一个五位的二进制加法计数器，由0000状态开始，按自然二进制码的顺序计数，问经过75个输入脉冲后，此计数器的状态为_____。
A.01011B.11010C.11111D.1001111. 有关ＲＯＭ的描述，下列说法正确的是_____。
A．需要定时作刷新损伤 B．可以读出也可以写入C．可读出，但不能写入 D．信息读出后，即遭破坏12. 1M×1位RAM芯片，其地址线有_____条。
数字逻辑期末考试试题题库及参考答案数电试数字逻辑期末考试试题题库及参考答案 (2)
200×～200×学年考试试题
题号 一 二 三 四 五 六 得分
一、填空题（每空 1 分，共 20 分）
1、数字电路中并驾齐驱的两大分支是 组合逻辑 电路和 时序逻辑 电路。
2、主从型 JK 触发器的特征方程 Qn+1= JQn+KQn ; 主从型 JK 触发器的功能
有 置 0 、 置 1 、 保持 和 翻转 四种。
CD AB 00 01 11 10
00 1 01 1 1 11 1 1 10 1 1 1 1
2、用与非门实现 F AB ABC AC 的逻辑电路。（7分）
解： F AB ABC AC AB AC AC AB C AB C
A
&
B
C
&
& F
6
3
××××学院试卷纸 逻辑电路的基本单元是触发器，具有记忆性。 五、分析题（共 27 分）
1、图示为 JK 触发器构成的时序逻辑电路，请按下列要求分析电路。（15 分）
①说出此电路的类型
②写出电路的驱动方程和次态方程
③列出电路的功能转换真值表
④画出状态转换图
⑤检查自启动能力并指出电路功能。
解：①此电路中 2 位触发器由同一时钟脉冲控制，电路中除了时钟脉冲并无
二、判断下列说法的正确与错误（每小题 1 分，共 8 分）
1、数字电路最大的特点就是具有记忆性。
（错）
2、竞争冒险中凡电压毛刺为高电平时，均称为 1 冒险。 （ 对 ）
1
××××学院试卷纸
3、数值译码器的输入量是十进制，输出量是二进制。 （ 错 ）
4、仅具有翻转功能的触发器是 T 触发器。
（错）
5、74LS90 和 74LS163 都是具有自启动能力的集成计数器。 （ 对 ）
北京邮电大学网络教育《数字通信原理》期末考试大题汇总
第1章1．数字信号和模拟信号的区别是什么？答：数字信号和模拟信号的区别在于表征信号的参量〔例如幅值〕是否离散。
2．什么是多进制数字信号？答：假设信号幅度取值可能有多种〔例如4或8种〕，这种数字信号叫多进制数字信号。
4．数字通信占用的带宽比模拟通信大，能举例吗？答：一路模拟所占频带仅4kHz，而一路数字的频带为64kHz，而后者是前者的16倍。
5．为什么使用分贝表示两功率之比？答：主要有如下两个原因：①读写、计算方便。
如多级放大器的总放大倍数为各级放大倍数相乘，用分贝可改用相加。
②能如实地反映人对声音的感觉。
实践证明，声音的分贝数增加或减少一倍，人耳听觉响度也提高或降低一倍。
即人耳听觉与声音功率分贝数成正比。
例如蚊子叫声与大炮响声相差100万倍，但人的感觉仅有60倍的差异，恰好分贝。
第2章1．什么是语音信号编码？答：模拟语音信号数字化称为语音信号编码〔简称语音编码〕。
同理，图像信号的数字化称为图像编码。
2．PAM信号是模拟信号还是数字信号？答：我们要考察受调参量的变化是否离散。
PAM调制的受调参量是脉冲的幅度，而调制后PAM信号在幅度上仍然是连续的，所以PAM信号是模拟信号。
3．产生折叠噪声的原因是什么？答：：如果抽样频率选得不适宜，以低通型信号为例，假设,那么会产生折叠噪声。
4．对于话音通信产生折叠噪声的后果是什么？答：有折叠噪声就意味着一次下边带与原始频带重叠，造成的后果是收端无法用低通滤波器准确地恢复原模拟话音信号。
5．为了产生折叠噪声，抽样频率是不是越高越好？答：抽样频率不是越高越好，太高时会增加占用的带宽，使信道利用率降低。
6．PCM通信系统中发端低通的作用是什么？答：发端低通的作用是予滤波，即防止高于3．4KHz的信号通过，防止PAM信号产生折叠噪声。
7．PCM通信系统中收端低通的作用是什么？答：收端低通的作用是恢复〔或重建〕原模拟信号。
8．为了提高小信号的量化信噪比，仍然采用均匀量化行不行？答：不行。
《数字逻辑》期末考试A卷参考答案
《数字逻辑》期末考试A卷参考答案一、判断题：下面描述正确的打‘√’，错误的打‘×’（每小题1分，共10分）1、为了表示104个信息，需7位二进制编码[√]2、BCD码能表示0至15之间的任意整数[×]3、余3码是有权码[×]4、2421码是无权码[×]5、二值数字逻辑中变量只能取值0和1，且表示数的大小[×]6、计算机主机与鼠标是并行通信[×]7、计算机主机与键盘是串行通信[√]8、占空比等于脉冲宽度除于周期[√]9、上升时间和下降时间越长，器件速度越慢[√]10、卡诺图可用来化简任意个变量的逻辑表达式[×]二、写出图中电路的逻辑函数表达式。
（每小题5分，共10分）AB+1、F=A⊕B2、F=CD三、选择题：（多选题，多选或少选不得分，每小题2分，共20分）四、填空题（每空1分，共20分）1、一个触发器可表示__1__位二进制码，三个触发器串接起来，可表示__3__ 位二进制数。
2、欲表示十进制的十个数码，需要__4__个触发器。
3、寄存器中，与触发器相配合的控制电路通常由_门电路_（选择提示：门电路、触发器、晶体二极管）构成。
4、一个五位的二进制加法计数器，由00000状态开始,问经过75个输入脉冲后，此计数器的状态为__01011_。
5、四位移位寄存器可以寄存四位数码，若将这些数码全部从串行输出端输出，需经过__3__个时钟周期。
6、_RS_触发器存在输入约束条件，_主从JK_触发器会出现一次翻转现象。
7、负跳沿触发翻转的主从JK触发器的输入信号应该在CP为_低电平_时加入，在CP为_高电平_时输入信号要求稳定不变。
8、正跳沿触发翻转的D触发器的输入信号在CP _上升沿_前一瞬间加入。
9、由与非门组成的基本RS触发器当输入R=0,S=0时，同向输出端Q＝__1__，反向输出端Q＝__1__，当_R、S同时由0变1_时，输出不定状态。
(完整word版)数字逻辑设计2017年模拟试卷
第 1 页学 院 姓 名 学 号 任课教师 考场教室 座位号……………………密…………封……………线……………以……………内……………答…………题……………无……………效…………………………数字逻辑期 末考试 模拟 卷考试科目： 数字逻辑设计 考试形式： 闭卷 考试日期： 年 月 日成绩构成比例：平时 10 %， 期中 10 %， 实验 10 %， 期末 70 %本试卷由 九 部分构成，共 页。
考试时长： 120 分钟 注：一、单选题（每题2分，共10分）1、已知[X]反= 1110，则[2X]补=（ ）。
A 、1110B 、1101C 、1111D 、10002、逻辑函数的表示方法中具有唯一性的是（ ）。
A 、真值表B 、表达式C 、逻辑图D 、以上都具有3、数字系统中，采用（ ）可以将减法运算转化为加法运算。
A 、原码B 、ASCII 码C 、补码D 、BCD 码4、在下列逻辑部件中，属于组合逻辑电路的是（ ）。
A 、计数器B 、数据选择器C 、寄存器D 、触发器 5、当用异或门逻辑器件实现逻辑非的功能时，异或门的两个输入端A 、B 应按（ ）连接。
A 、A 或B 中一个接低电平 B 、A 或B 中一个接高电平C 、A 和B 并接在在一起D 、不能实现二、填空题（每空2分，共210分）1、利用逻辑代数的反演规则写出函数()F AB C D EF =++的反函数为（ ）。
第 2 页2、二进制（1111）2对应数值，转换成8421BCD 码是（ ）。
3、最大长度移位寄存器型计数器的计数长度为（ ）。
4、在CP 为“1”期间，主从JK 触发器仅能翻转一次的现象称（ ）问题，为了解决这个问题，增强电路的可靠性，提出了边沿JK 触发器。
5、函数F AB AC =+可能会产生险象，可以通过增加冗余项（ ）的方法消除。
三、判断题（每题2分，共10分）1、65进制的同步计数器至少有7个计数输出端。
（ ）2、利用Verilog HDL 编程时，要时刻牢记Verilog 是硬件语言，但是可以不将Verilog HDL 语句与硬件电路对应起来。
数字逻辑期末考试试卷(含答案)
2007-2008学年第一学期期末考试试题（答案）考试科目：数字逻辑 试卷类别：3卷 考试时间：110 分钟计算机学院 ______________系级 班姓名学号毛题号一二三四总分得分 一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． CB AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断得分评卷人5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。
A ． D CB A F +++= B ． DC B A F +++=C ．D ．D C B A F =DC B A F ++=7．下列所给三态门中，能实现C=0时，F=；C=1时，F 为高阻态的AB 逻辑功能的是____A______。
8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
本科试卷（八）
一、选择题（每小题2分，共30分）
1.逻辑函数F1=∑m （2，3，4，8，9，10，14，15）,
它们之间的关系是________。
A ．
B ．
C ．
D ．、互为对偶式
2. 最小项的逻辑相邻项是________。
A ．ABCD B. C. D.
3. 逻辑函数F （ABC ）=A ⊙C 的最小项标准式为________。
A.F=∑（0，3）
B.
C.F=m 0+m 2+m 5+m 7
D. F=∑（0，1，6，7）
4. 一个四输入端与非门，使其输出为0的输入变量取值组合有_______种。
A. 15
B. 8
C. 7
D. 1
5. 设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要_______个异或门。
A ．2 B. 3 C. 4 D. 5
6. 八路数据选择器如图1-1所示，该电路实现的逻辑函数是F=______。
A ．
B ．
C ．
D ．
图1-1
7. 下列电路中，不属于时序逻辑电路的是_______。
A ．计数器
B ．触发器
C ．寄存器
D ．译码器
8. 对于JK 触发器，输入J=0，K=1，CP 脉冲作用后，触发器的次态应为_____。
A ．0 B. 1 C. 保持 D. 翻转
9. Moore 型时序电路的输出_____。
A.与当前输入有关
B. 与当前状态有关
C. 与当前输入和状态都有关
D. 与当前输入和状态都无关 2F ABC ABCD ABC ABC ACD =++++12F F =12F F =12F F =1F 2F ABCD ABCD ABCD ABCD C A C A F +=AB AB +AB AB +A B ⊕A B +
10. 一个五位的二进制加法计数器，由0000状态开始，按自然二进制码的顺序计数，问
经过75个输入脉冲后，此计数器的状态为_____。
A.01011
B.11010
C.11111
D.10011
11. 有关ＲＯＭ的描述，下列说法正确的是_____。
A．需要定时作刷新损伤 B．可以读出也可以写入
C．可读出，但不能写入 D．信息读出后，即遭破坏
12. 1M×1位RAM芯片，其地址线有_____条。
A．20 B．1 C．19 D．10
13. PAL是指______。
A．可编程逻辑阵列 B.可编程阵列逻辑
C.通用阵列逻辑
D.只读存储器
14. FPLA器件的与门阵列__________，或门阵列__________。
A. 不可编程，不可编程
B.不可编程，可编程
C.可编程，不可编程
D.可编程，可编程
15. 数字系统工作的特点是具有______。
A．周期性 B．一次性 C．非周期性 D．随机性
二、填空题（每小题2分，共18分）
1. 与运算的布尔代数和VHDL表示分别为_______________和_______________。
2. 利用并项法A＋A＝1，ABC＋ABC的简化表达式为_______________。
3. 译码器的逻辑功能是将某一是可的______________输入信号译成一个输出信号。
4. 组合逻辑电路在结构上不存在输出到输入的反馈，因此，输出状态不影响
______________状态。
5. 锁存器或触发器再电路上具有两个稳定的物理状态，我们把输入信号变化之前的状态称
为________，输入信号变化后的状态称为________。
6. 用计数器产生110010序列，至少需要________个触发器。
7. RAM是随机读写存储器，优点是读写方便，缺点是__________。
8. PLD中采用的可编程连接技术有________，反熔丝技术，________和SRAM技术。
9. 数字系统指交互式的以离散形式表示的具有存储，_____________和_____________能力
的逻辑子系统的集合物。
三、组合逻辑设计（12分）
设计一个多输出组合逻辑电路，输入为842lBCD码，三个输出分别定义为：L1为检测到的输入数字能被4整除；L2为检测到的输入数字大于等于3；L3为检测到的输入数字小于
7。
（1）列出真值表。
（2）画出卡诺图并化简，写出最简逻辑函数表达式。
（3）画出电路图。
（门电路实现或中规模集成电路芯片实现两种方法任选）。
四、时序逻辑设计（14分）
用D触发器设计同步五进制计数器。
已知状态转换过程的编码是000→100→011→010→001→000。
要求:
(1)列出状态转移表；
(2)写出状态方程；
(3)写出激励方程；
(4)画出允许自启动的状态转移图。
五、VHDL语言设计（12分）
用VHDL设计如图1所示的有限状态机。
六、小型控制器设计（14分）
某数字系统，它的ASM图如图2所示，设计多路选择器型控制器电路。
（1）列出状态转移真值表
（2）写出多路选择器MUX的输入表达式
（3）画出控制电路图。