时序逻辑电路题

《时序逻辑电路》练习题及答案

[5.1] 分析图P5.1时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

图P5.1

[解]

驱动方程：311Q K J ==， 状态方程：n

n n n n n n Q Q Q Q Q Q Q 13131311⊕=+=+；

122Q K J ==， n

n n n n n n Q Q Q Q Q Q Q 1221211

2

⊕=+=+； 33213Q K Q Q J ==，， n

n

n

n Q Q Q Q 1231

3

=+；

输出方程：3Q Y =

由状态方程可得状态转换表，如表5.1所示；由状态转换表可得状态转换图，如图A5.1所示。电路可以自启动。

表5.1

图A5.1

电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。

[5.2] 试分析图P5.2时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A 为输入逻辑变量。

图P5.2

[解]

驱动方程：21Q A D =， 212Q Q A D = 状态方程：n n Q A Q 21

1

=+， )(12211

2

n

n n n n Q Q A Q Q A Q +==+

输出方程：21Q Q A Y = 表5.2

由状态方程可得状态转换表，如表5.2所示；由状态转换表

可得状态转换图，如图A5.2所示。

电路的逻辑功能是：判断A 是否连续输入四个和四个以上“1”

信号，是则Y=1，否则Y=0。

图A5.2

[5.3] 试分析图P5.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。

图P5.3

[解]

321Q Q J =，11=K ； 12Q J =，312Q Q K =； 23213Q K Q Q J ==，

=+1

1

n Q 32Q Q ·1Q ； 211

2Q Q Q n =++231Q Q Q ； 323211

3

Q Q Q Q Q Q n +=+

Y = 32Q Q

电路的状态转换图如图A5.3所示，电路能够自启动。

图A5.3

[5.4] 分析图P5.4给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说明电路实现的功能。A 为输入变量。

图P5.4

[解]

111==K J ，代入到特性方程n n n Q K Q J Q 11111

1

+=+，得：n

n Q Q 11

1

=+；

122Q A K J +==，代入到特性方程n

n

n Q K Q J Q 22221

2+=+，得：n

n n Q Q A Q 211

2⊕⊕=+；

12122121Q AQ Q Q A Q AQ Q Q A Y +==

由状态方程可得其状态转换表，如表5.4所示，状态转换图如图A5.4所示。

其功能为：当A =0时，电路作2位二进制加计数；当A =1时，电路作2位二进制减计数。

[5.5] 分析图P5.5时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

图P5.5

[解] 驱动方程：

100==K J ， 013201Q K Q Q Q J ==，, 102302Q Q K Q Q J n

n

==，， 032103K Q Q Q Q J ==，

代入特性方程得状态方程： n

n n n Q Q K Q J Q 000001

0=+=+

n

n

n

n

n

n

n

n

n

n

n Q Q Q Q Q Q Q Q Q K Q J Q 01013012111111

++=+=+ n

n

n

n

n

n

n

n

n

n Q Q Q Q Q Q Q Q K Q J Q 0212023222212++=+=+ n

n

n

n

n

n

n

n

n Q Q Q Q Q Q Q K Q J Q 03012333331

3

+=+=+

输出方程： 0123Q Q Q Q Y =

状态转换表如表5.5所示。 表5.5

状态转换图如图A5.5所示。

由以上分析知，图P5.5所示电路为同步十进制减法计数器，能够自启动。

[5.6] 试画出用2片74LS194组成8位双向移位寄存器的逻辑图。

[解] 如图A5.6所示。

[5.7] 在图P5.7电路中,若两个移位寄存器中的原始数据分别为A3A2A1A0=1001，B3B2B1B0=0011，试问经过4个CP信号作用以后两个寄存器中的数据如何？这个电路完成什么功能?

[解] 两组移位寄存器，每来一个CP，各位数据均向右移一位。全加器的和返送到A 寄存器的左端输入。全加器的进位输出CO经一个CP 的延迟反送到全加器的进位输入端CI。在CP作用下，各点数据如表P5.7所示。

4个CP信号作用后，A3A2A1A0=1100，B3B2B1B0=0000，电路为四位串行加法器。

4个CP信号作用后，B寄存器清零，A寄存器数据为串行相加结果，而向高位的进位由CO给出。

表P5.7

[5.8] 分析图P5.8的计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表见表5.3.4。

[解] 图P5.8电路为七进制计数器。计数顺序是3－9循环。

[5.9] 分析图P5.9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74LS161的功能表如表5.3.4所示。

[解] 这是一个十进制计数器。计数顺序是0－9循环。

[5.10]试用4位同步二进制计数器74LS161接成十三进制计数器，标出输入、输出端。可以附加必要的门电路。74LS161的功能表见表P5.10。