第三章存储系统二优秀课件

1、单管MOS动态存储单元电路
(3)工作原理
❖ ①写入：字线W加高电平，T管导通。
若要写入1，位线D加 ❖ 字线W
高电平，D通过T对C充电，
电容充有电荷呈高电平V1。 ❖
若要写入0，位线D加
❖
❖C
T
低电平，电容C通过T对D ❖
C’
放电，呈低电平V0。
❖
位线D
图3.13 单管MOS动态存储单元
(3)工作原理
A3-0 A10-7
A6-4 A13-11
2选1多 路选择 器1
。。
2选1多 路选择 器2 。
1位 DIN
A6-0 Dout
WE
2116
CAS
ADDR SEL
RAS
图3.16 行/列地址转换控制电路
图中，ADDR SEL是行/列地址转换控制信号。当它
为0时，地址码的低7位A6-0通过多路选择器；当它为1时， 地址码的高7位A13-7通过多路选择器。
3.3.4 动态RAM芯片(DRAM)
2、动态RAM举例(2116芯片) (1) 外部引脚及功能(容量为16K×1位)
VBB Din WE RAS A0 A2 A1 VDD
1
16
2
15
3 2 14
4 1 13
5 1 12
6 6 11
7
10
8
9
VSS CAS Dout A6 A3 A4 A5 VCC
通过I/O缓冲器送到Dout端；当WE为低电平时，为写操作，DIN端 的数据通过I/O输入，经I/O缓冲器写入到指定单元中。
列选1
…
…
…
…
2
…
1生
放大器
·
·
列选2
为
·
·
读出 再生
个 存
·
·
放大器
· ·
· ·
128 列 地 址
储 元
列选128
选 择
件
读出
· · 再生
··
· · 放大器 · · I/O缓
当列地址经列译码器译码选中某根列线，接 通相应列控制门，将该列读出放大器的信息 送I/O缓冲器经数据输出寄存器输出到DB。
❖ 写入时,首先将要写的信息经I/O缓冲器送入 被列选的读出再生放大器中,然后再写入行、 列同时被选中的存储单元.
❖ 可知: 当某存储单元被选中进行读/写操作时, 该单元所在行的其余127个存储电路也将在一 个存取周期内自动进行一次读出再生操作.
RAS
A0
行地址
A6
缓冲器
列地址 缓冲器
CAS
R/W
WE
控制
64×128
存储阵列
列译码器
行
地
128个
址 译
输出再生
码
放大器
器
64×128
存储阵列
列译码器
Din 数据输入 寄存器
I/O缓冲器
数据输出 寄存器
图3.15 2116逻辑结构框图
Dout
行地址由行地址选通信号RAS送至行地址缓冲器，经行地址译码 器译码后128条行选择线中的一条为高电平；接着，列地址由列 地址选通信号CAS送至列地址缓冲器，经列地址译码器译码后 128条列选择线中的一条为高电平。行、列交叉点的存储单元被 选中。
第三章存储系统 二
1、单管MOS动态存储单元电路
(1)电路组成：一只
MOS管T和一个电容C。电容C用来
存储电荷，控制管T
❖ 字线W
用来控制充放电回路
的通断。
❖
❖
T
(2)定义:当电容C上充电 ❖ C
❖
C’
至高电平,存入信息为1;
当电容C放电至低电平,
存入信息为0。
❖
位线D
图3.13 单管MOS动态存储单元
RAS
A0
行地址
A6
缓冲器
列地址 缓冲器
CAS
R/W
WE
控制
64×128
存储阵列
列译码器
行
地
128个
址 译
输出再生
码
放大器
器
64×128
存储阵列
列译码器
图3.15 2116逻辑结构框图
Din 数据输入 寄存器
I/O缓冲器
数据输出 寄存器
Dout
当WE为高电平时，为读操作，把14位地址所指定单元中的数据
③读出：字线W为高电平， T管道通。
❖ 原存“1”：电容C经T向位 线D放电，使D线电平升 ❖ 字线W 高；
❖ 原存“0”：位线D通过T ❖
T
向电容C放电，D线电位
将降低。
❖C
CD
❖ 因为读操作后电容C上的
电荷数量将发生变化，为
“破坏性读出“电路，需 ❖
位线D
要信息读出后重写(或称
为再生) 。重写是随机的。图3.13 单管MOS动态存储单元
WE
控制
64×128
存储阵列
列译码器
行
地
128个
址 译
输出再生
码
放大器
器
64×128
存储阵列
列译码器
Din 数据输入 寄存器
I/O缓冲器
数据输出 寄存器
Dout
图3.15 2116逻辑结构框图
2116芯片(16K×1位)共16384个单管MOS存储元电路排列成 128×128的阵列,并将其分为两组,每组为64行×128列.
行 选
行 选…
… 冲器 输入 输出
64行地址选择
64行地址选择
图3.17 DRAM2116存储阵列图 Din
Dout
❖ 每根行选择线控制128个存储单元电路的字线； 每根列选择线控制读出再生放大器与I/O缓冲 器的接通，即控制数据的读出与写入。
❖ 读出时，行地址经行地址译码器选中某一根 行线，接通此行上的128个存储电路中的 MOS管，使电容存储信息分别送到128个读 出再生放大器。读出再生放大器的作用是对 读出信号进行放大并送回原电路。由于是破 坏性读出，经读出再生放大器的重写可保持 原有信息不变。
RAS
A0
行地址
A6
缓冲器
列地址 缓冲器
CAS
R/W
WE
控制
64×128
存储阵列
列译码器
行
地
128个
址 译
输出再生
码
放大器
器
64×128
存储阵列
列译码器
Din 数据输入 寄存器
I/O缓冲器
数据输出 寄存器
Dout
图3.15 2116逻辑结构框图 2116芯片16K的存储器地址码有14位,为节省地址线引脚,该芯片 只用了7根地址线,采用分时复用技术,分两次把14位地址送入芯 片.RAS将先出现的7位地址送至行地址缓冲器,CAS将后出现的7位 列地址送至列地址缓冲器.
图3.14 DRAM芯片2116引脚图
A0～A6：地址输入线 RAS：行地址选通信号线 CAS：列地址选通信号线 WE：读写控制信号 Din：数据输入线
VSS：地 VDD=+12V
VCC=+5V VBB=-5V
(2) 内部结构图
Dout：数据输出线
RAS
A0
行地址
A6
缓冲器
列地址 缓冲器
CAS
R/W
❖ ②保持：字线W加低电平，T管截止。
❖ T管截止，使电容C基本
没有放电回路。电容上的电 ❖ 字线W
荷可以暂时保存约数毫秒，
或维持无电荷的0状态。但 ❖
电容上的电荷总存在泄漏通 ❖
T
❖C
路，所以需要每隔一定时间，❖
CD
对存储内容重写一遍，即对
存1的电容重新充电，称为 ❖
动态刷新。
位线D
图3.13 单管MOS动态存储单元