计算机组成原理_阵列乘法器的设计
6位有符号补码阵列乘法器
6位有符号补码阵列乘法器一. 简介在计算机科学和数字电路设计中，6位有符号补码阵列乘法器是一种重要的电路组件。
补码是一种表示有符号数的编码方式，能够有效地表示负数。
本文将深入探讨6位有符号补码阵列乘法器的原理、设计和应用，并分享对该电路的观点和理解。
二. 原理1. 有符号补码表示有符号补码是一种在计算机中表示负数的常用编码方式。
在6位有符号补码中，最高位表示符号位，0代表正数，1代表负数。
其余位表示数值部分，通过取反加一的方式对负数进行编码。
2. 阵列乘法器阵列乘法器是一种用于执行乘法运算的电路。
6位有符号补码阵列乘法器能够以比较高的效率和较小的面积完成乘法运算。
其主要原理是将乘法运算拆分为多个部分，使用并行的方式进行计算，并最后将结果相加得到最终的乘积。
三. 设计1. 输入和输出6位有符号补码阵列乘法器一般包含两个输入，分别是被乘数和乘数，以及一个输出，即乘积。
被乘数和乘数的输入位数都为6位。
2. 乘法计算乘法计算是6位有符号补码阵列乘法器的核心部分。
它首先对乘数进行拆分，每一位与被乘数相乘，从而生成多个部分乘积。
接下来，对这些部分乘积进行累加，最后得到乘积的结果。
该阵列乘法器的设计需要考虑到乘法运算可能会出现的溢出和进位问题。
3. 控制逻辑6位有符号补码阵列乘法器还需要一些控制逻辑来控制乘法计算的顺序和结果的输出。
这些控制逻辑一般包括时钟信号、使能信号和清零信号等。
四. 应用1. 数字信号处理6位有符号补码阵列乘法器在数字信号处理领域得到广泛应用。
它能够高效地进行乘法运算，常用于滤波器等算法的实现。
2. 图像处理图像处理中经常需要进行像素之间的乘法运算，例如图像增强、滤波和特征提取等。
6位有符号补码阵列乘法器可以在图像处理中快速完成这些乘法运算。
3. 神经网络神经网络是人工智能领域的热门研究方向。
6位有符号补码阵列乘法器能够提供高效的乘法运算支持，可以在神经网络的训练和推理过程中扮演重要角色。
阵列乘法器的基本原理
阵列乘法器的基本原理
阵列乘法器是一种用于执行大规模数字乘法的电路。
它的基本原理是将两个数字分解成一组二进制数，并将每个数的每个位相乘。
这些乘积被组合在一起，并以正确的顺序相加，以产生最终的乘积。
阵列乘法器通常由多个阵列单元构成。
每个单元都包含一组乘法器，可以同时执行多个位的乘法。
这些单元被排列在一个网络上，以便乘积可以在每个单元之间传递和组合。
阵列乘法器的主要优点是速度和可伸缩性。
由于它可以并行执行多个乘法操作，因此可以快速地处理大量数字。
此外，它可以根据需要扩展，以支持更大的数字。
尽管阵列乘法器已经被证明非常有用，但它也存在一些限制。
首先，由于需要大量的硬件，它的成本很高。
此外，它需要大量的电源和散热，这使得它在实际应用中不太实用。
最后，由于它使用二进制数来执行乘法，因此可能会出现精度问题，特别是在处理浮点数时。
总的来说，阵列乘法器是一种强大而灵活的数字乘法电路，可以在很多领域得到应用。
虽然它存在一些局限性，但随着技术的发展，这些问题将逐渐得到解决。
- 1 -。
5位无符号阵列乘法器
5位无符号阵列乘法器引言在现代计算机系统中，乘法操作是一种非常常见且重要的运算。
在数字电路中，乘法运算特别复杂，需要大量的逻辑门和连线来完成。
为了高效地实现乘法运算，设计和构建一个5位无符号阵列乘法器成为了一个非常有挑战性的任务。
本文将深入探讨5位无符号阵列乘法器的原理、设计和实现。
原理5位无符号阵列乘法器是用来完成两个5位无符号整数的乘法运算的电路。
其基本原理如下：1.输入：两个5位无符号整数A和B。
2.分解：将A和B分别分解成5个位的二进制数，分别表示为A[4:0]和B[4:0]。
3.部分积计算：将A[4:0]的每一位与B[4:0]的每一位相乘，得到25个部分积P[0]到P[24]。
4.部分积相加：将部分积P[0]到P[24]相加，得到乘积的结果。
设计为了设计一个高效的5位无符号阵列乘法器，我们可以采用以下步骤：步骤1：分解和扩展将输入的两个5位无符号整数A和B分别分解成5个位的二进制数A[4:0]和B[4:0]。
由于乘法运算的结果可能超过10位，因此需要对扩展位进行处理。
步骤2：乘法运算将A[4:0]的每一位与B[4:0]的每一位相乘，得到25个部分积P[0]到P[24]。
这可以通过使用5个乘法器来实现，每个乘法器计算一对位的乘积。
步骤3：部分积相加将部分积P[0]到P[24]相加，得到乘积的结果。
这可以通过使用一个加法器阵列来实现，将每个部分积的位相加。
实现为了实现一个高效的5位无符号阵列乘法器，可以采用如下的实现方案：方案1：并行计算采用并行计算的方式，将A[4:0]的每一位与B[4:0]的每一位同时相乘。
这可以通过使用5个乘法器来实现，并将每个乘法器的输出连至加法器阵列。
方案2：串行计算采用串行计算的方式，将A[4:0]的每一位与B[4:0]的每一位依次相乘。
这可以通过使用一个乘法器和一个移位寄存器来实现，依次计算出每个部分积，并将每个部分积的位相加。
总结在本文中，我们深入探讨了5位无符号阵列乘法器的原理、设计和实现。
计算机组成原理阵列乘法器课程设计报告
.课程设计.教学院计算机学院课程名称计算机组成原理题目4位乘法整列设计专业计算机科学与技术班级2014级计本非师班姓名唐健峰同组人员黄亚军指导教师2016 年10 月 5 日1 课程设计概述1.1 课设目的计算机组成原理是计算机专业的核心专业基础课。
课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行设计及实现，进一步提高分析和解决问题的能力。
同时也巩固了我们对课本知识的掌握，加深了对知识的理解。
在设计中我们发现问题，分析问题，到最终的解决问题。
凝聚了我们对问题的思考，充分的锻炼了我们的动手能力、团队合作能力、分析解决问题的能力。
1.2 设计任务设计一个4位的二进制乘法器：输入信号：4位被乘数A（A1,A2,A3,A4）, 4位乘数B（B1,B2,B3,B4）,输出信号：8位乘积q(q1,q2,q3,q4,q5,q6,q7,q8).1.3 设计要求根据理论课程所学的至少设计出简单计算机系统的总体方案，结合各单元实验积累和课堂上所学知识，选择适当芯片，设计简单的计算机系统。
（1）制定设计方案：我们小组做的是4位阵列乘法器，4位阵列乘法器主要由求补器和阵列全加器组成。
（2）客观要求要掌握电子逻辑学的基本内容能在设计时运用到本课程中，其次是要思维灵活遇到问题能找到合理的解决方案。
小组成员要积极配合共同达到目的。
2 实验原理与环境2.1 1.实验原理计算机组成原理，数字逻辑，maxplus2是现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
用乘数的每一位去乘被乘数，然后将每一位权值直接去乘被乘数得到部分积，并按位列为一行每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值，将各次部分积求和得到最终的对应数位的权值。
乘位阵列乘法器设计
乘位阵列乘法器设计集团文件版本号：（M928-T898-M248-WU2669-I2896-DQ586-M1988）课程设计报告课程设计题目： 4乘4位阵列乘法器设计学生姓名：杨博闻学号专业：计算机科学与技术班级： 1120701指导教师：汪宇玲2014年 1月 4日一、设计目的1．掌握乘法器的原理及其设计方法。
2 ．熟练应用CPLD 设计及 EDA 操作软件。
二、设计设备1．TDN-CM+或 TDN-CM++教学实验系统一套。
2 ·PC 微机一台。
3·ispDesignEXPERT 软件模型机数据通路结构框图三、设计原理本实验用 CPLD 来设计一个 4 ×4 位乘法器，相对于画电路图输入，用 ABEL 语言描述是比较方便的。
其算式如下（其中括号中的数字表示在 ABEL 源程序描述中的功能块调用编号）：a3 a2 a1 a0× b3 b2 b1 b0----------------------------------------------------------------------------------------------------------a3b0(10) a2b0(6)a1b0(3) a0b0(1)a3b1(13) a2b1(9) a1b1(5)a0b1(2)a3b2(15) a2b2(12) a1b2(8) a0b2(4) ＋ a3b3(16) a2b3(14) a1b3(11) a0b3(7)-----------------------------------------------------------------------------------------------------------p7 p6 p5 p4 p3 p2 p1 p0四、设计步骤1．安装EDA 软件打开计算机电源，进入 Windows 系统，安装上述 ispDesignEXPERT软件。
原码的阵列乘、除法运算器教学设计
（ １ ） 出一 道 十进 制 和一 道 二 进 制 的 乘 法 题 目 ， 让 学生 在 黑 板 上运 算 ， 然 后 总结 ， 并 得 出结 论 ： ｎ位
另一方面是“ 操作系统” 、 “ 计算机系统结构” 等课程
的基 础 ， 在课 程 体 系 中 起 着 承上 启 下 的作 用 。 学生
第３ ８卷
第 ６期
电气 电子教 学 学报
Ｊ Ｏ ＵＲＮＡＬ ＯＦ ＥＥ Ｅ
Ｖｏ １ ． ３ ８ Ｎ ｏ ． ６
Ｄｅ Ｃ． ２０１ ６
２ ０ １ ６年 ｌ ２月
原 码 的 阵 列乘 、 除法 运 算 器 教 学 设 计
李社 蕾，杨婷婷 ，刘小飞
（三 亚 学院 理 工学 院 ， 海 南 三亚 ５ ７ ２ ０ ２ ２ ）
关 专业 的 核 心 专 业 基 础 课 ， 它一 方 面 以 “ 模 拟 电 路 ”、 “ 数 字逻 辑 电路 ” 、 “ 汇编语言 法研 究
课 堂上 ， 原码 陈列 乘法 器授 课可采 用 出题 、 解题 和 总结 的方 式进 行 。 例如 ： 三道 实 例 题 的 授课 过程
Ａｂ ｓ ｔ ｒ ａｃ ｔ ：Ａｃ ｃ ｏ ｒ ｄ ｉ ｎ ｇ ｔ ｏ ｔ ｈｅ ｃ ｈ ａ ｒ ａ ｃ ｔ ｅ ｒ ｉ ｓ ｔ ｉ ｃ ｓ ｏ ｆ ｂ ｒ ｏ ａ ｄ ｓ ｃ ｏ ｐ ｅ ａ ｎ ｄ ａ ｂｓ ｔ ｒ ａ ｃ ｔ ｉ ｏ ｎ ｆ ｏ ｒ ａ ｒ ｒ ａ ｙ ｍｕ ｌ ｔ ｉ ｐ ｌ ｉ ｅ ｒ ａ ｎ ｄ ａ ｒ ｒ ａ ｙ ｓ ｄ ｉ ｖ ｉ ｄ ｅ ｒ ｉ ｎ ｔ ｈ ｅ Ｃｏ ｍｐ ｕ ｔ ｅ ｒ Ｏｒ ｇ ａ ｎ ｉ ｚ ａ ｔ ｉ ｏ ｎ Ｐｒ ｉ ｎｃ ｉ ｐ ｌ ｅ ｓ ｃ ｏ ｕｒ ｓ ｅ，ｔ ｈ ｅ ｎ ｅ ｗ ｗａ ｙ ｓ ｏ ｆ ｃ ｌ ａ ｓ ｓ ｒ ｏ ｏ ｍ ｏ ｒ ｇ ａ ｎ ｉ ｚ ａ ｔ ｉ ｏ ｎ ａ ｎ ｄ ａ ｒａ ｎ ｇ ｅ ｍｅ ｎ ｔ ｏ ｆ ｔ ｅ ａ ｃ ｈ ｉ ｎ ｇ ｃ ｏ ｎｔ ｅ ｎ ｔ ｉ ｓ ｄ ｅ ｓ ｉ ｇ ｎ ｅ ｄ，ｃ ｌ ａ ｓ ｓ ｒ ｏ ｏ ｍ ｔ ｅ ａ ｃ ｈ ｉ ｎ ｇ ａ ｃ ｔ ｉ ｖ ｉ ｔ ｉ ｅ ｓ ｈ ａ ｓ ｐ ｒ ｏ ｖ ｅ ｄ ｔ ｈａ ｔ ｔ ｈｉ ｓ ｔ ｅ ａ ｃ ｈｉ ｎ ｇ ｄ ｅ ｓ ｉ ｇ ｎ ｉ ｓ ｈｅ ｌ ｐ ｆ ｕ ｌ ｔ ｏ ｓ ｔ ｕｄ ｅ ｎ ｔ ｓ ｕ ｎ ｄ ｅ ｒ － ｓ ｔ ａ ｎ ｄ ｉ ｎ ｇ ｏ ｆ ｋｎ ｏ ｗｌ ｅ ｄ ｇ ｅ ｐ ｏ ｉ ｎ ｔ ｓ，ａ ｎ ｄ ｂ ｒ ｉ ｎ ｇ ｔ ｈ ｅ ｃ ｏ ｎｔ ｅ ｎ ｔ ｉ ｎ ｔ ｏ ｔ ｈ ｅ ｉ ｒ ｏ ｗｎ ｋｎ ｏ ｗｌ ｅ ｄ ｇ ｅ ｓ ｙ ｓ ｔ ｅ ｍ ，ａ ｎｄ ｃ ｕ ｌ ｔ ｕ ｒ ｅ ｄ ｌ ｅ ａ ｒ ｎ ｉ ｎ ｇ ａ ｂ ｉ ｌ ｉ ｔ ｙ
组成原理课设阵列乘法器
组成原理课设阵列乘法器在现代科技的发展中，计算机和电子设备的性能提升日新月异。
而在这些设备中，乘法器是一个至关重要的组成部份。
乘法器的性能直接影响到整个系统的运算速度和效率。
因此，设计一个高效且可靠的乘法器是组成原理课程中的一项重要任务。
一、乘法器的基本概念乘法器是一种用于实现两个数相乘的电子电路。
在计算机中，乘法器的作用是进行大量的乘法运算，从而实现复杂的计算任务。
乘法器通常由多个逻辑门和触发器组成，其内部结构可以分为串行乘法器和并行乘法器两种类型。
二、串行乘法器的原理串行乘法器是一种逐位相乘的乘法器，它将两个数的每一位进行相乘，并将结果相加得到最终的乘积。
串行乘法器的原理可以通过以下步骤来说明：1. 将两个数的每一位进行相乘，得到部份积。
2. 将部份积与进位相加，得到新的部份积。
3. 重复以上步骤，直到所有位数都相乘完毕。
4. 将所有的部份积相加，得到最终的乘积。
串行乘法器的优点是结构简单，适合于小规模的乘法运算。
但是由于乘法运算是逐位进行的，所以串行乘法器的运算速度较慢。
三、并行乘法器的原理并行乘法器是一种同时进行多位乘法运算的乘法器，它可以大大提高乘法运算的速度。
并行乘法器的原理可以通过以下步骤来说明：1. 将两个数的每一位进行相乘，得到部份积。
2. 将所有的部份积同时进行相加，得到最终的乘积。
并行乘法器的优点是运算速度快，适合于大规模的乘法运算。
但是由于并行乘法器的结构复杂，所以其设计和实现难度较大。
四、阵列乘法器的原理阵列乘法器是一种基于并行乘法器的乘法器，它通过将乘法运算分解成多个子运算，并将这些子运算并行进行，从而提高乘法运算的速度。
阵列乘法器的原理可以通过以下步骤来说明：1. 将两个数的每一位进行相乘，得到部份积。
2. 将所有的部份积按照位数进行罗列，形成一个二维矩阵。
3. 将矩阵中的每一行进行相加，得到每一位的乘积。
4. 将所有的乘积相加，得到最终的乘积。
阵列乘法器的优点是结构简单、运算速度快，适合于大规模的乘法运算。
阵列乘法器的基本原理
阵列乘法器的基本原理
阵列乘法器是一种高效的数字电路，用于实现大规模的乘法运算。
它的基本原理是将乘法运算分解为多个小的乘法运算，然后通过并行计算的方式来加速整个乘法过程。
阵列乘法器通常由多个乘法器和加法器组成，其中乘法器用于计算两个数的乘积，加法器用于将多个乘积相加得到最终结果。
这些乘法器和加法器被排列成一个二维的矩阵，每个乘法器都与相邻的乘法器和加法器相连。
在阵列乘法器中，输入的两个数被分解为多个小的位数，然后每个位数都被送到相应的乘法器中进行计算。
例如，如果输入的两个数是8位二进制数，那么它们将被分解为8个小的位数，每个位数都由一个乘法器和一个加法器计算。
这些乘法器和加法器被排列成一个8×8的矩阵，每个乘法器都与相邻的乘法器和加法器相连。
在阵列乘法器中，每个乘法器都可以同时计算多个位数的乘积，因此整个乘法过程可以并行计算。
这使得阵列乘法器比传统的乘法器更快，特别是在处理大规模的乘法运算时。
阵列乘法器还可以通过一些优化技术来进一步提高性能。
例如，可以使用更快的乘法器和加法器，或者使用更高效的算法来分解输入的数。
此外，还可以使用流水线技术来进一步提高计算速度。
阵列乘法器是一种高效的数字电路，用于实现大规模的乘法运算。
它的基本原理是将乘法运算分解为多个小的乘法运算，然后通过并行计算的方式来加速整个乘法过程。
在实际应用中，阵列乘法器可以通过一些优化技术来进一步提高性能，从而满足不同的应用需求。
计算机组成原理-定点补码阵列乘法器(3x3)实验报告
课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：定点补码阵列乘法器的设计院（系）：专业：班级：学号：姓名：指导教师：完成日期：目录总体设计方案 (2)1.1 设计原理 (2)1.2 设计环境 (2)详细设计方案 (2)2.1 实验仪器及元件： (2)2.2 实验内容： (3)2.3 实验过程及结果记录： (3)2.4 实验结果分析： (4)总结 (5)3.1 思考： (5)3.2 收获总结： (5)总体设计方案1.1 设计原理乘法原理：两位乘法器的逻辑表达式：1.2 设计环境EDA环境：MAX+PLUSⅡ软件详细设计方案2.1 实验仪器及元件：4个INPUT 为A B C D；6个AND2；一个非门；一个XOR;4个OUTPUT2.2 实验内容：1.通过真值表设计一个两位乘法器；2.构造运行两位乘法器的仿真波形。
2.3 实验过程及结果记录：1、为设计乘法器新建一个文件夹作工作库，文件夹名不可用中文和空格；2、在MAX+PLUS II新建一个设计文件，选择打开原理图编辑器，然后双击空白处“Enter Symbol”输入各个实验所需元件，将所需元件连接起来形成两位乘法器原理图；3、将设计项目设置成工程文件(PROJECT)；4、对工程文件进行编译、综合和适配等操作，编译后可能会有错误或警告的提醒，没有就证明原理图正确可用。
选择波形编辑器文件进行时序仿真，将相应的信号节点输入进去，并选择END TIME调试5、整仿真时间区域，两位乘法器选择800us比较合适，根据实验指导书的波形图我们调整出四个输入信号的电平，运行仿真器可得对应的四个输出引脚的波形；下面是本次实验我得出的两位乘法器仿真波形：为了精确测量乘法器输入与输出波形间的延时量，可打开时序分析器。
2.4 实验结果分析：根据两位乘法器的原理来看运行出来的乘法器波形图可以看到，当原理图准确无误的时候，输入信号A、B、C、D调整到所需的高、低电平，运行时序仿真后出来的Q1、Q2、Q3、Q4与原理是相一致的，即Q0=BD、Q1=(AD)异或(BC)、Q2=(AC)与(BD与非)、Q3=ABCD，ABCD 间的运算则与数字乘法运算一致，遇0为0，,1*1为1。
计算机组成原理-定点补码阵列乘法器实验报告
课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：定点补码阵列乘法器的设计院（系）：专业：班级：学号：姓名：指导教师：完成日期：目录总体设计方案 (2)设计原理 (2)设计环境 (2)详细设计方案 (2)实验仪器及元件： (2)实验内容： (3)实验过程及结果记录： (3)实验结果分析： (4)总结 (5)思考： (5)收获总结： (5)总体设计方案设计原理乘法原理：两位乘法器的逻辑表达式：设计环境EDA环境：MAX+PLUSⅡ软件详细设计方案实验仪器及元件：4个INPUT 为A B C D；6个AND2；一个非门；一个XOR;4个OUTPUT实验内容：1.通过真值表设计一个两位乘法器；2.构造运行两位乘法器的仿真波形。
实验过程及结果记录：1、为设计乘法器新建一个文件夹作工作库，文件夹名不可用中文和空格；2、在MAX+PLUS II新建一个设计文件，选择打开原理图编辑器，然后双击空白处“Enter Symbol”输入各个实验所需元件，将所需元件连接起来形成两位乘法器原理图；3、将设计项目设置成工程文件(PROJECT)；4、对工程文件进行编译、综合和适配等操作，编译后可能会有错误或警告的提醒，没有就证明原理图正确可用。
选择波形编辑器文件进行时序仿真，将相应的信号节点输入进去，并选择END TIME调试5、整仿真时间区域，两位乘法器选择800us比较合适，根据实验指导书的波形图我们调整出四个输入信号的电平，运行仿真器可得对应的四个输出引脚的波形；下面是本次实验我得出的两位乘法器仿真波形：为了精确测量乘法器输入与输出波形间的延时量，可打开时序分析器。
实验结果分析：根据两位乘法器的原理来看运行出来的乘法器波形图可以看到，当原理图准确无误的时候，输入信号A、B、C、D调整到所需的高、低电平，运行时序仿真后出来的Q1、Q2、Q3、Q4与原理是相一致的，即Q0=BD、Q1=(AD)异或(BC)、Q2=(AC)与(BD与非)、Q3=ABCD，ABCD间的运算则与数字乘法运算一致，遇0为0，,1*1为1。
计算机组成原理_阵列乘法器的设计
沈阳航空航天大学课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：阵列乘法器的设计与实现院（系）：计算机学院专业：计算机科学与技术班级：学号：姓名：指导教师：完成日期：2014年1月10日目录第1章总体设计方案 (1)1.1设计原理 (1)1.2设计思路 (2)1.3设计环境 (3)第2章详细设计方案 (3)2.1总体方案的设计与实现 (4)2.1.1总体方案的逻辑图 (4)2.1.2器件的选择与引脚锁定 (4)2.1.3编译、综合、适配 (5)2.2功能模块的设计与实现 (5)2.2.1一位全加器的设计与实现 (6)2.2.2 4位输入端加法器的设计与实现 (7)2.2.3 阵列乘法器的设计与实现 (10)第3章硬件测试 (13)3.1编程下载 (13)3.2 硬件测试及结果分析 (13)参考文献 (15)附录（电路原理图） (16)第1章总体设计方案1.1 设计原理阵列乘法器采用类似人工计算的方法进行乘法运算。
人工计算方法是用乘数的每一位去乘被乘数，然后将每一位权值对应相加得出每一位的最终结果。
如图1.1所示，用乘数的每一位直接去乘被乘数得到部分积并按位列为一行，每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值。
将各次部分积求和，即将各次部分积的对应数位求和即得到最终乘积的对应数位的权值。
为了进一步提高乘法的运算速度，可采用大规模的阵列乘法器来实现，阵列乘法器的乘数与被乘数都是二进制数。
可以通过乘数从最后一位起一个一个和被乘数相与，自第二位起要依次向左移一位，形成一个阵列的形式。
这就可将其看成一个全加的过程，将乘数某位与被乘数某位与完的结果加上乘数某位的下一位与被乘数某位的下一位与完的结果再加上前一列的进位进而得出每一位的结果，假设被乘数与乘数的位数均为4位二进制数，即m=n=4,A×B可用如下竖式算出，如图1.1所示。
X 4 X3X2X1=A× Y4 Y3Y2Y1=BX4Y1X3Y1X2Y1X1Y1X4Y2X3Y2X2Y2X1Y2X4Y3X3Y3X2Y3X1Y3(进位) X4Y4 X3Y4 X2Y4 X1Y4Z8 Z7Z6Z5Z4Z3Z2Z1图1.1 A×B计算竖式X4 ,X3,X2,X1,Y4,Y3,Y2,Y1为阵列乘法器的输入端，Z1-Z8为阵列乘法器的输出端，该逻辑框图所要完成的功能是实现两个四位二进制既A(X)*B(Y)的乘法运算，其计算结果为C(Z) (其中A(X)=X4X3X2X1，B(Y)=Y4Y3Y2Y1，C(Z)=Z8Z7Z6Z5Z4Z3Z2Z1而且输入和输出结果均用二进制表示 )。
阵列乘法器
阵列乘法器三.阵列乘法器早期计算机中为了简化硬件结构,采用串行的位乘早期计算机中为了简化硬件结构采用串行的1位乘采用串行的法方案,即多次执行加法—移位操作来实现。
即多次执行“移位”法方案即多次执行“加法移位”操作来实现。
这种方法并不需要很多器件。
这种方法并不需要很多器件。
然而串行方法毕竟太慢,自从大规模集成电路问世以来自从大规模集成电路问世以来,出现了各种形太慢自从大规模集成电路问世以来出现了各种形式的流水式阵列乘法器,它们属于并行乘法器它们属于并行乘法器。
式的流水式阵列乘法器它们属于并行乘法器。
1.不带符号的阵列乘法器不带符号的阵列乘法器设有两个不带符号的二进制整数：设有两个不带符号的二进制整数：A=am-1…a1a0=B=bn-1…b1b0=它们的数值分别为a 和即它们的数值分别为和b,即a=∑ai2ii=0=m-1-b=∑bj2jj=0=n-1-在二进制乘法中,被乘数与乘数相乘,产生位乘积P:在二进制乘法中被乘数A与乘数相乘产生+n位乘积：被乘数与乘数B相乘产生m+位乘积P=pm+n-1…p1p0=乘积P的数值为乘积实现这个乘法过程所需要的操作和人们的习惯方法非常类如下页图所示):似:(如下页图所示):如下页图所示上述过程说明了在m位乘位乘n位不带符号整数的阵列乘法上述过程说明了在位乘位不带符号整数的阵列乘法加法—移位中,“加法移位”操作的被加数矩阵。
每一个部分乘积项位加法移位”操作的被加数矩阵。
每一个部分乘积项(位叫做一个被加数。
个被加数{a积)aibj叫做一个被加数。
这m某n个被加数ibj|0≤i≤m-1和个被加数-和0≤j≤n-1}可以用某n个“与”门并行地产生(如右下图所-可以用m个门并行地产生(可以用)。
显然设计高速并行乘法器的基本问题,就在于缩短被加显然,设计高速并行乘法器的基本问题示)。
显然设计高速并行乘法器的基本问题就在于缩短被加数矩阵中每列所包含的1的加法时间的加法时间。
计算机组成原理 -实验一运算器组成实验_
三．实验内容
验证74LS181的算术运算和逻辑运算功能（采 用正逻辑）
改变运算器的功能设置，观察运算器的输出。
SW-B=1、ALU-B=0保持不变 在给定DR1=65、DR2=A7的情况下，改变运算器的功
能设置，观察运算器的输出，填入下表中，并和理论分 析进行比较、验证。 例如：置S3 S2 S1 S0 M CN为 1 0 0 1 0 1 运算器做加 法运算；
45
4.实验步骤
4.对源程序进行编译
在左方Source in Project栏中选中第二行ispLSI1032-70LJ84, 在右方Process for current Source栏中双击第七行JEDEC File按钮，则开始编译。如果编译正确，则生成可下载的文 件JEDEC File，即使出现警告提示，也表示已成功生成了可 下载文件。如果提示错误，则需要修改程序，然后重新编译。
40
3.实验原理
对该器件的逻辑系统设计是通过使用硬件描述 语言活原理图输入来实现的，硬件描述语言有 ABEL、VHDL等多种语言。
为了方便同学学习，这里以硬件描述语言进行 编程，描写器件功能，下面用ABEL语言编程 来实现一个加法器。
41
4.实验步骤
1.安装EDA。
打开计算机电源，进入windows系统，安装上述 ispDesignEXPERT软件，安装完成后，桌面和开始菜单中 则建有ispDesignEXPERT软件图标。
5
三．实验内容
图中已将用户需要连接的控制信号用圆圈标明（其 他实验相同，不再说明），其中除T4为脉冲信号， 其它均为电平信号。由于实验电路中的时序信号均 已连至“W/R UNIT”的相应时序信号引出端，因此， 在进行实验时，只需将“W/R UNIT”的T4接至 “STATE UNIT”的微动开关KK2的输出端，按动微 动开关，即可获得实验所需的单脉冲，而S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、 SW-B各电平控制信号用“SWITCH UNIT”中的二 进制数据开关来模拟，其中Cn、ALU-B、SW-B为 低电平有效，LDDR1、LDDR2为高电平有效。
组成原理课设阵列乘法器
组成原理课设阵列乘法器一、引言阵列乘法器是一种常用的数字电路，用于实现乘法运算。
在计算机和其他数字系统中，乘法运算是一项基本操作，因此阵列乘法器具有广泛的应用。
本文将详细介绍阵列乘法器的组成原理、工作原理和设计要点。
二、组成原理阵列乘法器由多个乘法单元组成，每个乘法单元负责一位乘法运算。
常见的阵列乘法器有二进制乘法器和十进制乘法器两种。
1. 二进制乘法器二进制乘法器采用二进制数的乘法算法，将乘法运算分解为多个位的乘法运算。
每个乘法单元由两个输入端和一个输出端组成。
输入端分别连接两个乘数的对应位，输出端连接乘积的对应位。
乘法单元内部采用逻辑门电路实现乘法运算。
2. 十进制乘法器十进制乘法器采用十进制数的乘法算法，将乘法运算分解为多个位的乘法运算。
每个乘法单元由四个输入端和两个输出端组成。
输入端分别连接两个乘数的对应位，输出端连接乘积的对应位。
乘法单元内部采用BCD码（二进制编码的十进制数）和逻辑门电路实现乘法运算。
三、工作原理阵列乘法器的工作原理与乘法运算的原理相同。
以二进制乘法器为例，假设有两个乘数A和B，每个乘数的位数为n。
阵列乘法器将乘法运算分解为n个位的乘法运算，每个位的乘法运算由一个乘法单元完成。
1. 二进制乘法器(1) 初始化：将所有乘法单元的输出置为0。
(2) 逐位运算：从最低位到最高位，依次对A和B的对应位进行乘法运算，并将结果累加到乘法单元的输出上。
(3) 输出结果：将所有乘法单元的输出按位连接起来，得到最终的乘积。
2. 十进制乘法器(1) 初始化：将所有乘法单元的输出置为0。
(2) 逐位运算：从最低位到最高位，依次对A和B的对应位进行乘法运算，并将结果累加到乘法单元的输出上。
同时，将进位信号传递给下一位的乘法单元。
(3) 输出结果：将所有乘法单元的输出按位连接起来，得到最终的乘积。
四、设计要点设计阵列乘法器时需要考虑以下几个要点：1. 乘法单元的选择：根据乘法运算的需求，选择合适的乘法单元。
阵列乘法器设计实验报告
阵列乘法器设计实验报告
首先，我们对4位数字乘法运算进行了分析。
两个4位数相乘的结果为一个8位数，即最多需要8位的加法器来实现。
因此，我们将阵列乘法器划分为3个模块：乘法单元、加法器单元以及结果输出单元。
乘法单元是阵列乘法器中最核心的部分。
我们采用了一种基于乘法器意义的设计方法，将乘法运算分解为一系列的AND门和全加器。
具体地，我们将两个4位数的每一位相乘得到16个乘积，然后利用8个全加器将这16个乘积进行累加得到结果。
通过使用层层递进的方式，我们可以保证乘法运算的正确性。
加法器单元负责将乘法单元的结果进行累加。
在本实验中，我们使用了一个8位全加器来实现8位数的加法运算。
通过将乘法单元的结果与加法器单元的进位相连，可以保证每一位的进位都被正确地累加到下一位。
结果输出单元将加法器单元的结果进行输出。
由于乘法结果的有效位数是8位，因此我们只需要将加法器单元的前8位进行输出即可。
通过使用Verilog HDL对阵列乘法器进行了仿真和验证。
我们设计了一个测试平台，使用不同的输入进行了对阵列乘法器进行了测试。
实验结果表明，设计的阵列乘法器具有良好的性能和准确的计算结果。
总结来说，本实验设计了一种4位乘法器的阵列乘法器电路，并通过Verilog HDL进行了仿真和验证。
通过设计和测试，我们验证了该电路的正确性和高效性。
阵列乘法器是一种重要的数字逻辑电路，对于实现高速的数字乘法运算具有很高的实用价值。
4位阵列乘法器[整理版]
![4位阵列乘法器[整理版]](https://img.taocdn.com/s3/m/f4dc640c84254b35effd34aa.png)
4位阵列乘法器[整理版]目录一、设计题目 ......................................................2 二、设计目的 (2)三、设计过程 (2)3.1设计原理 .......................................................23.2器件选择 .......................................................33.3逻辑原理 .......................................................33.4阵列乘法器的逻辑原理 (4)3.5 时序图..........................................................4 四、设计心得 (5)五、参考文献 (6)4位阵列乘法器一、设计题目 4位阵列乘法器二、设计目的计算机组成原理是计算机专业的核心专业基础课。
课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行设计及实现，进一步提高分析和解决问题的能力。
同时也巩固了我们对课本知识的掌握，加深了对知识的理解。
在设计中我们发现问题，分析问题，到最终的解决问题。
凝聚了我们对问题的思考，充分的锻炼了我们的动手能力、团队合作能力、分析解决问题的能力。
三、设计过程3.1设计原理阵列乘法器是类似于人工计算(如图1.1所示)的方法，乘数与被乘数都是二进制数。
所以可以通过乘数从最后一位起一个一个和被乘数相与，自第二位起要依次向左移一位，形成一个阵列的形式。
这就可将其看成一个全加的过程，将乘数某位与被乘数某位与完的结果加上乘数某位的下一位与被乘数某位的下一位与完的结果再加上前一列的进位进而得出每一位的结果。
一个阵列乘法器要完成X(Y乘法运算(X=X4X3X2X1,Y=Y4Y3Y2Y1)。
阵列乘法器
这种乘法器要实现n位 ×n位时,需要n(n－1)个 全加器和n2个“与”门。 该乘法器的总的乘法时 间可以估算如下： 令Ta为“与门”的 传输延迟时间,Tf为全加 器(FA)的进位传输延迟 时间,假定用2级“与非” 逻辑来实现FA的进位链 功能,那么我们就有： Ta ＝ Tf ＝ 2T 从演示中可知，最坏 情况下延迟途径,即是沿 着矩阵最右边的对角线 和最下面的一行。因而 得n位×n位不带符
例17:设ｘ＝＋15,ｙ＝－13,用带求补器的原码阵列乘法器求出 乘积ｘ· ＝？ ｙ
[解:]
设最高位为符号位,则输入数据为[ｘ]原 ＝01111 [ｙ]原 ＝ 11101
符号位单独考虑,算前求补级后 |ｘ|＝1111,|ｙ|＝1101 算后经求补级输出并加上乘积 符号位1,则原码乘积值为 111000011。 换算成二进制数真值是 ｘ· ＝( －11000011)2=(-113) ＝ －195相等。
三. 阵列乘法器
早期计算机中为了简化硬件结构,采用串行的1位乘 法方案,即多次执行“加法—移位”操作来实现。 这种方法并不需要很多器件。然而串行方法毕竟 太慢,自从大规模集成电路问世以来,出现了各种形 式的流水式阵列乘法器,它们属于并行乘法器。 1.不带符号的阵列乘法器 设有两个不带符号的二进制整数： A＝am－1…a1a0 B＝bn－1…b1b0 它们的数值分别为a和b,即
a ＝∑ai2i
i＝0
m－1
b ＝∑bj2j
j＝0
n－1
在二进制乘法中,被乘数A与乘数B相乘,产生m＋n位乘积P： P＝pm＋n－1…p1p0 乘积P 的数值为
实现这个乘法过程所需要的操作和人们的习惯方法非常类 似:(如下页图所示）： 上述过程说明了在m位乘n位不带符号整数的阵列乘法 中,“加法—移位”操作的被加数矩阵。每一个部分乘积项(位 积)aibj叫做一个被加数。这m×n个被加数{aibj|0≤i≤m－1和 0≤j≤n－1}可以用m×n个“与”门并行地产生（如右下图所 示）。显然,设计高速并行乘法器的基本问题,就在于缩短被加 数矩阵中每列所包含的1的加法时间。 5位×5位阵列乘法器的逻辑电路图演示
阵列乘法器
例17:设ｘ＝＋15,ｙ＝－13,用带求补器的原码阵列乘法器求出 乘积ｘ· ＝？ ｙ
[解:]
设最高位为符号位,则输入数据为[ｘ]原 ＝01111 [ｙ]原 ＝ 11101
符号位单独考虑,算前求补级后 |ｘ|＝1111,|ｙ|＝1101 算后经求补级输出并加上乘积 符号位1,则原码乘积值为 111000011。 换算成二进制数真值是 ｘ· ＝( －11000011)2=(-195)10 ｙ 十进制数验证：ｘ×ｙ ＝ 15× (－13) ＝ －195相等。
设A=anan-1…a1a0和B=bnbn-1…b1b0均为用定点表示的(n＋ 1)位带符号整数。在必要的求补操作以后,A和B的码值输送给 n×n位不带符号的阵列乘法器,并由此产生2n位真值乘积: A· B＝P＝p 2n－1…p1p p2n＝an⊕bn 其中P2n为符号位。 上面CAI演示所示的带求补级的阵列乘法器既适用于原码 乘法,也适用于间接的补码乘法。不过在原码乘法中,算前求补 和算后求补都不需要,因为输入数据都是立即可用的。而间接 的补码阵列乘法所需要增加的硬件较多。为了完成所必需的求 补与乘法操作,时间大约比原码阵列乘法增加1倍。
这种乘法器要实现n位 ×n位时,需要n(n－1)个 全加器和n2个“与”门。 该乘法器的总的乘法时 间可以估算如下： 令Ta为“与门”的 传输延迟时间,Tf为全加 器(FA)的进位传输延迟 时间,假定用2级“与非” 逻辑来实现FA的进位链 功能,那么我们就有： Ta ＝ Tf ＝ 2T 从演示中可知，最坏 情况下延迟途径,即是沿 着矩阵最右边的对角线 和最下面的一行。因而 得n位×n位不带符
Байду номын сангаас
号的阵列乘法器总的乘法时间为： tm＝Ta+ (n－2)6T＋5T+(n－1)]×Tf ＝2T＋6nT-12T+5T+(n－1)×2T ＝(4n－2)×2T (2.27) 2.带符号的阵列乘法器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
沈阳航空航天大学课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：阵列乘法器的设计与实现院（系）：计算机学院专业：计算机科学与技术班级：学号：姓名：指导教师：完成日期：2014年1月10日目录第1章总体设计方案 01.1设计原理 01.2设计思路 (1)1.3设计环境 (2)第2章详细设计方案 (2)2.1总体方案的设计与实现 (2)2.1.1总体方案的逻辑图 (3)2.1.2器件的选择与引脚锁定 (3)2.1.3编译、综合、适配 (4)2.2功能模块的设计与实现 (4)2.2.1 一位全加器的设计与实现 (4)2.2.2 4位输入端加法器的设计与实现 (6)2.2.3 阵列乘法器的设计与实现 (8)第3章硬件测试 (11)3.1编程下载 (11)3.2 硬件测试及结果分析 (11)参考文献 (13)附录（电路原理图） (15)第1章总体设计方案1.1 设计原理阵列乘法器采用类似人工计算的方法进行乘法运算。
人工计算方法是用乘数的每一位去乘被乘数，然后将每一位权值对应相加得出每一位的最终结果。
如图1.1所示，用乘数的每一位直接去乘被乘数得到部分积并按位列为一行，每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值。
将各次部分积求和，即将各次部分积的对应数位求和即得到最终乘积的对应数位的权值。
为了进一步提高乘法的运算速度，可采用大规模的阵列乘法器来实现，阵列乘法器的乘数与被乘数都是二进制数。
可以通过乘数从最后一位起一个一个和被乘数相与，自第二位起要依次向左移一位，形成一个阵列的形式。
这就可将其看成一个全加的过程，将乘数某位与被乘数某位与完的结果加上乘数某位的下一位与被乘数某位的下一位与完的结果再加上前一列的进位进而得出每一位的结果，假设被乘数与乘数的位数均为4位二进制数，即m=n=4,A×B可用如下竖式算出，如图1.1所示。
X4 X3 X2 X1 =A×Y4 Y3 Y2 Y1=BX4Y1X3Y1X2Y1 X1Y1X4Y2X3Y2X2Y2X1Y2X4Y3X3Y3X2Y3X1Y3(进位)X4Y4 X3Y4X2Y4X1Y4Z8Z7Z6Z5Z4Z3Z2Z1图1.1 A×B计算竖式X4 ,X3 ,X2 ,X1 ,Y4 ,Y3 ,Y2 ,Y1为阵列乘法器的输入端，Z1-Z8为阵列乘法器的输出端，该逻辑框图所要完成的功能是实现两个四位二进制既A(X)*B(Y)的乘法运算，其计算结果为C(Z) (其中A(X)=X4X3X2X1 ，B(Y)=Y4Y3Y2Y1，C(Z)=Z8Z7Z6Z5Z4Z3Z2Z1而且输入和输出结果均用二进制表示)。
阵列乘法器的总原理如图1.2所示。
图1.2 阵列器的总原理图1.2设计思路（1）整体部分：阵列乘法器采用的是先逐位求解部分积，本课程设计要完成X与Y的乘法运算(X=X4X3X2X1,Y=Y4Y3Y2Y1)，采用自上而下的设计方法，顶层设计采用8输入和8输出的一个自设置芯片，芯片内部封装16个模块，构成4×4的乘法阵列，如图1.3所示，阵列的每一行送入乘数Y的每一位数位，而各行错开形成的每一斜列则送入被乘数的每一数位。
（2）单元部分：设计整体框图中的每一个细胞模块实现的功能是计算部分积和向高位的进位。
（3）仿真部分：将整个电路连接好以后即可进行仿真，用以验证设计是否正确。
主要需要仿真的部分有：一位全加器、4输入加法器以及整体电路图。
（4）采用硬件描述语言进行电路设计并实现给定的功能，设计的原理图经编译、调试后形成*.bit文件并下载到XCV200可编程逻辑芯片中，经硬件测试验证设计的正确性。
阵列乘法器是由十六个模块组成，每一个模块构包括一个与门和一位全加器。
具体的各个模块的设计在模块设计中一一呈现。
1.3 设计环境（1）硬件坏境：伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机。
具体内容如下：COP2000实验仪：COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上有寄存器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展座、总线插孔区、微动开关/指示灯、逻辑笔、脉冲源、20个按键、字符式LCD、RS232口。
XCV200实验板：在COP2000 实验仪中的FPGA 实验板主要用于设计性实验和课程设计实验，它的核心器件是20 万门XCV200 的FPGA 芯片。
用FPGA 实验板可设计8 位16 位和32 位模型机（2）软件坏境：Xilinx foundation f3.1设计软件、COP2000仿真软件。
Xilinx foundation f3.1是Xilinx公司的可编程期间开发工具，该平台功能强大，主要用于百万逻辑门设计。
该系统由设计入口工具、设计实现工具、设计验证工具三大部分组成。
COP2000 集成开发环境是为COP2000 实验仪与PC 机相连进行高层次实验的配套软件，它通过实验仪的串行接口和PC 机的串行接口相连，提供汇编、反汇编、编辑、修改指令、文件传送、调试FPGA 实验等功能，该软件在Windows 下运行。
第2章详细设计方案2.1 总体方案的设计与实现本课设采用自上而下的设计方法，其顶层方案图实现4×4位阵列乘法器的逻辑功能，采用原理图设计输入方式完成，把16个细胞模块封装在自设置的芯片内，电路实现基于XCV200可编程逻辑芯片。
在完成原理图的功能设计后，把输入/输出信号安排到XCV200指定的引脚上去，实现芯片的引脚锁定，即在每一个IPAD与OPAD都锁定一个引脚。
2.1.1总体方案的逻辑图顶层图形文件主要由四位被乘数输入端(X4X3X2X1)、四位乘数输入端(Y4Y3Y2Y1)和八位乘积输出端(Z8Z7Z6Z5Z4Z3Z2Z1)。
4×4阵列乘法器总设计框图可利用Xilinx foundation f3.1模块实现顶层图形文件的设计，顶层图形文件结构如图2.1所示。
图2.1 4×4阵列乘法器总设计框图2.1.2器件的选择与引脚锁定（1）器件的选择硬件设计环境以伟福COP2000型计算机组成原理实验仪和XCV200实验板为硬件平台，采用Xilinx foundation f3.1设计工具和COP2000仿真软件。
（2）引脚锁定把顶层图形文件中的输入/输出信号安排到Xlinx XCV200芯片指定的引脚上去，实现芯片的引脚锁定，各信号及Xlinx XCV200芯片引脚对应关系如表2.1所示。
表2.1信号和芯片引脚对应关系阵列乘法器内部信号原理图中的信号XCV200芯片引脚Y4YY4P412.1.3编译、综合、适配利用Xilinx foundation f3.1对顶层图形文件进行编译、综合、优化、逻辑分割、适配和布线，生成可供时序仿真的文件和器件下载编程文件。
2.2功能模块的设计与实现4×4阵列乘法器的每一个模块都是由一个两输入与门和一个全加器组成的，设计时将与门和全加器使用原理图输入设计方式实现阵列乘法器一个模块的功能。
下面分成三大块：由小单元器件模块到最终阵列乘法器大功能模块（其中包括：功能表，仿真图）2.2.1 一位全加器的设计与实现2.2.1.1 功能描述一位全加器指两个多位二进制数中的某一位的加法运算电路，其输入变量有3个：被加数XN、加数YN、低一位的进位输入CIN；输出变量有2个：产生的和FN和进位输出COUT。
一位全加器的真值表如表2.1所示。
XN YN CIN COUT FN0 0 0000 0 1010 1 0010 1 1101 0 0011 0 1001 1 0001 1 111由表可写出逻辑表达式如下：COUTN=（YN）,(CIN)(XN),+（XN）,(CIN),(YN)+（YN）,(CIN),(XN)+（YN）(CIN)(XN) FN=（YN）(CIN)(XN),+（XN）(CIN)(YN),+（YN）(XN)(CIN),+（YN）(CIN)(XN)化简结果如下：COUTN=(XN)(YN)+CIN(XN⊕YN)FN=XN⊕YN⊕CIN2.2.1.2 电路图根据逻辑表达式的化简结果可得一位全加器的逻辑图，如下图2.2所示：图2.2一位全加器的电路图一位全加器可以由两个与门，三个异或门及一个或门构成，XN,YN,CIN分别表示乘数与被乘数的一位二进制数和来自低位的进位。
2.2.1.3 功能仿真仿真调试主要验证设计电路逻辑功能、时序的正确性，用高电平代表输入的二进制数为1，低电平代表输入的二进制数为0，本设计中主要采用功能仿真方法对设计的一位全加器电路进行仿真。
（1）建立仿真波形文件及仿真信号选择：功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，选定的仿真信号和设置的参数如功能表2.1所示。
图2.3 一位全加器的功能仿真图（2）功能仿真结果与分析上图2.3是一位全加器的功能仿真波形结果，而仿真数据结果如表2.1所示，当输入分别为000、001、010、011、100、101、110、111时，相对应的输出分别为00、01、01、10、01、00、00、11，对表与仿真图的结果进行对比，可以看出功能仿真结果是正确的，进而说明电路设计正确性2.2.2 4位输入端加法器的设计与实现2.2.2.1功能描述4位输入端加法器是在一位全加器的基础之上加上一个与门所构成，其真值表如表2.3所示。
XIN YIN PARTIN CNIN CNOUT PARTOUT0 0 00000 0 11100 1 00000 1 11101 0 00001 0 11001 1 00101 1 11110 0 01000 0 10100 1 01000 1 10101 0 01001 0 10101 1 01011 1 1011其中XIN、YIN表示乘数与被乘数多位二进制中的一位二进制数,CNIN表示进位输入,CNOUT表示进位输出,PARTOUT表示部分积。
2.2.2.2电路图4位输入端加法器可以由一个与门和一位全加器构成，加法器的逻辑图如下图2.4所示：图2.4 4位输入端加法器电路图注：AND表示两个逻辑量相与，XOR表示两个逻辑量相异或，OR表示两个逻辑量相或。
阵列乘法器由十六个相同的基本乘法器模块构成，每一个模块的内部图如上图2.4所示，由四个输入端（XIN，YIN，PARTIN，CNIN），两个输出端（PARTOUT，CNOUT）组成。
实现XIN，YIN与完后和PARTIN，CNIN相加后，PARTOUT输出部分积结果加到同一列的下一行的模块上，CNOUT输出结果加到同一行的下一列的模块上。