器件集电极开路门与三态输出门的应用实验报告

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

集电极开路门与三态输出门的应用实验报告

一、 实验目的

掌握TTL 集电极开路(OC)门和三态(3S)输出门的逻辑功能及应用。

二、 实验器件

试验箱、万用表

三、 实验内容及数据

1. OC 门的特性及其应用

(1) 参考图1.4.2,用OC 门74LS03验证 OC 门的“线与”功能。R L 为1k Ω时,写出输出F 的表达式,观测输出与输入信号的逻辑关系,将数据填入自制表格中。

电路接线:5V :14

GND :7 十六位逻辑电平输出:4、5、13、12

十六位逻辑电平显示:电阻(1K ) 电阻(1K ):6(6与11相连)

A B C D F 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1

1

1

1

原理:两个与非门相连,逻辑公式为:逻辑公式:F=(AB)’(CD)’ (2) 参考图1.4.7, 验证OC 门74LS03的特性,输入A 、B 接逻辑电平输出信号,输出端Y 接直流电压表。V L 接+5V,电阻R L 为4.7k, 观测输出与输入信号的逻辑关系,如果去掉R L , 观测输出信号的变化。V L 改接+15V , 检

测输出信号的高电平和低电平电压。

电路接线:5V :14 GND :7 十六位逻辑电平输出:4、5 十六位逻辑电平显示:电阻(1K ) 电阻(1K ):6 原理:两个与非门相连,逻辑公式为:逻辑公式:Y=(AB)’ 逻辑关系表: A B Y 0 0 1 0 1 0 1 0 0 1

1

(3) 参考图1.4-8,用OC 门74LS03驱动COMS 电路与非门CD4011,V L 接+5V ,调节电位器R w ,观察上拉电阻的取值对输出端Y 的电平的影响。要求输出信号Y 的高电平不小于3.5V, 低电平不大于0.3V,实验求出上拉电阻的取值范围。

去掉R L ,信号灯亮度增加,逻辑关系不变。 V L 改接+15V ,高电平电压:3.05

低电平电压:0.22

V L 改接+15V ,高电平电压:9.60

低电平电压:0.10

电路接线:5V :R L 、R W 、14(74LS03) GND :7(74LS03) 十六位逻辑电平输出:4(74LS03)、5(74LS03)

十六位逻辑电平显示:6(74LS03) 6(74LS03):4(CD4011)、5(CD4011)

原理:根据调节电位器,观测上拉电阻取值对Y 电平的影响 2. 三态门的特性及其应用

⑴ 参考图1.4.9,验证三态门74LS125的逻辑功能。控制端E 、三态门的输入A 接逻辑电平输出信号,输出端Y 接逻辑电平显示电路,通过开关K 可使电阻接+5V 或地,当E 无效为高电平,三态门输出为高阻态时,输出Y 对应开关K 的状态(接+5V 或地)为高电平或低电平;当E 有效为低电平时,Y=A 。

随着上拉电阻接入电路中阻值发生变化Y 端灯的亮度发生变化 低电平:0.27V 1.095K Ω 高电平:3.58V 80.52K Ω

E=0:Y=A

E=1:Y=K

现象:当E 为低电平时,Y 端输出与A 端输入一致;当E 为高电平时,K 接通5V 电源,Y 输出高电平,K 接地,Y 输出低电平。

原理:三态门的使能端为E ,当E 为低电平时三态门功能有效,Y 端输出A 端输入的值,当E 为高电平时三态门功

能无效,Y 端输出即为电源接通状态,K 接电源时即输出高电平,K 接地时即输出低电平。

四、 实验心得

这次实验明显比上次难些,做了好久才写出来,以后实验前要做一下预习。

五、 思考题

(1) 对74LS03,若上拉电阻的电源为+15V 时,输出能否接到实验箱的指

示灯上?

答:不能,电压太高可能会损坏试验箱。

(2) 如何利用三态门实现双向传输,画图说明。

用三态门实现数据的双向传输的电路如下图所示,其中门G 1和G 2为三态反相器,门G 1高电平有效,门G 2低电平有效。当三态使能端EN =1时,数据D 0经门G 1反相变为 送到数据总线,这时门G 2呈高阻态;当三态使能端EN =0时,门G 1呈高阻态,门G 2呈工作态,数据总线中的D 1由门G 2反相后再将数据D 0输出。

EN

EN D 1

D 0

EN

G 1 G 2

相关文档
最新文档