分频器计数器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY FENPINQI IS
PORT(RST:IN STD_LOGIC;
CLK: IN STD_LOGIC;
COUNT: OUT STD_LOGIC);
END ENTITY;
ARCHITECTURE BEHAVE OF FENPINQI IS
--VARIABLE DATE:INTEGER RANGE 0 TO 3;
BEGIN
PROCESS(CLK)
VARIABLE TEMP:STD_LOGIC;
VARIABLE DATE:INTEGER RANGE 0 TO 3;
BEGIN
IF(RST='1') THEN DATE:=0;
ELSIF(CLK'EVENT AND CLK='1')THEN
IF DATE=3 THEN
DATE:=0;
ELSE DATE:= DATE+1;
end if;
IF date>=2 THEN
TEMP:='1';
ELSE TEMP:='0';
END IF;
--END IF;
END IF;
COUNT<=TEMP;
END PROCESS;
--COUNT<=TEMP;
END BEHAVE;