N进制计数器——可变分频器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT_N IS
PORT
(
CLK,RST,EN : IN STD_LOGIC;
N : IN STD_LOGIC_VECTOR(11 DOWNTO 0);
CNT : OUT STD_LOGIC_VECTOR(11 DOWNTO 0);
COUT : OUT STD_LOGIC
);
END CNT_N;
ARCHITECTURE behav OF CNT_N IS
BEGIN
PROCESS(CLK, RST, EN)
V ARIABLE CNTI : STD_LOGIC_VECTOR(11 DOWNTO 0); BEGIN
IF RST = '1' THEN
CNTI := (OTHERS =>'0') ; --计数器异步复位
ELSIF CLK'EVENT AND CLK='1' THEN --检测时钟上升沿
IF EN = '1' THEN --检测是否允许计数（同步使能）
IF CNTI < N-1 THEN
CNTI := CNTI + 1; --小于N/2，允许加1计数
ELSE
CNTI := (OTHERS =>'0'); --大于等于N/2，计数值清零
END IF;
END IF;
END IF;
IF CNTI < CONV_INTEGER(N)/2 THEN COUT <= ‘0';
ELSE COUT <= ‘1';
END IF;
CNT <= CNTI; COUT <= COUTI; --将计数值向端口输出
END PROCESS;
END behav;