数字信号处理系统的实现

i0
i 1
IIR数字滤波器的结构主要有三种形式：
直接型， 级联型， 并联型。
2020/10/13
dsp-chap7-2018
5
7.1.2 IIR 数字滤波器结构
1、IIR数字滤波器的直接I型结构 （设 M=N）
M
N
特点：需要M+N个延时器
y[n] bi x[n i] ai y[n i]
（存储器）
X(z)
Y(z) =aX(z)
2020/10/13
dsp-chap7-2018
3
7.1 数字滤波器结构
例1 某离散系统的信号流图如下图所示，分析系统的系统函数，
并求解其冲激响应。
1 z2 5 z 33
z2 2z2 3
1 3
(1 j2 2)z
z
(1
j
/2 2)
(1 j2 2)z z (1 j
/ 2
2
)
X(z)
W(z) z1
z1
z1
4
解：
3 5 3
W(z) = X(z) (3z1 + 5z2 + 3z3 ) W(z)
Y(z) Y(z)
H(z) 4
z
1 z2 5 z 3 3
3 z 1 z2 2z 3
Y(z) = (2z2 + 4z3 ) W(z)
H(z) Y(z)
2z2 4z3
i0
i 1
M
bi zi
H(z)
i0 N
1 ai zi
i 1
以前述的直接II型为例：
bM1
aN1
z1
bM
aN
图7.1-6 转置的直接II型信号流图
2020/10/13
dsp-chap7-2018
8
7.1.2 IIR 数字滤波器结构
3、转置型结构流图
ห้องสมุดไป่ตู้
M
N
y[n] bi x[n i] ai y[n i]
2020/10/13
dsp-chap7-2018
2
7.1 数字滤波器结构
数字滤波器可以用差分方程、单位脉冲响应和系统函数来描述，但对于
研究系统的实现，即它的运算结构来说，用方框图（或信号流图）表示
最为直接。
M
N
y[n] bi x[n i] ai y[n i]
i0
i 1
y[n] h[n] x[n] h[i]x[n i]
i M
bi zi
H(z)
i0 N
Y(z) H(z)X (z)
1 ai zi
i 1
单位延时器
E1(z1)
x[n]
x[n 1]
加法器 x1[n]
X1(z)
x1[n] + x2[n]
x2[n]
X2(z) 数乘器
x[n]
Y(z) =X1(z)+X2(z) a
ax[n]
z1
a
X(z)
Y(z) =z1X(z)
1
第7章 数字信号处理系统的实现
学习目标：
1. 熟练应用系统框图或信号流图描述数字信号处理的过程 （a）IIR数字滤波器的三种结构：直接型，级联型和并联型； （b）FIR数字滤波器的结构：直接型，级联型，线性相位型， 频率取样型，频域快速卷积型；
2. 了解数字信号处理中有限字长造成的影响和效应 （a）数的二进制表示法； （b）A/D转换器的量化误差及量化效应统计分析； （c）数字滤波器系数量化所产生的误差及统计分析模型； （d）数字滤波器实现时的运算量化误差及统计分析模型； 极限环效应 （e）FFT实现中的误差分析
i0
i 1
M
bi zi
H(z)
i0 N
1 ai zi
i 1
直接I、II型结构都称为直接型结构。
其优点是简单直观。
缺点是：系数ai和bi对滤波器性能（零点和极点）的控制关系不直接， 也就是说，当系数ai中有一个发生变化，则所有极点位置都会变化， 系数bi对零点的影响也是如此。而且阶数N越大，影响也越大。所以高 阶的IIR滤波器一般会采用级联或并联结构以减小上述影响。
X (z) 1 3z1 5z2 3z3
如果收敛域 ：| z | 3 h[n] 4 [n] (1)nu[n]
3
2z 4 z3 3z2 5z 3
( 3)n cos n( arctan 2) arctan 2 2 u[n]
2020/10/13
dsp-chap7-2018
4
7.1.2 IIR 数字滤波器结构
第7章 数字信号处理系统的实现
7.1 数字滤波器结构 7.2 数的表示与量化误差 7.3 输入信号的量化误差 7.4 数字滤波器的系数量化效应 7.5 数字滤波器的运算量化效应 7.6 FFT实现中的量化效应 7.7 用Matlab分析数字信号处理系统与量化效应
2020/10/13
dsp-chap7-2018
i 1
aN1
bN1
z1
aN
bN
直接II性结构
2020/10/13
dsp-chap7-2018
7
7.1.2 IIR 数字滤波器结构
3、转置型结构流图
将方框图或信号流图中所有支
b0
路方向颠倒成反向，且输入输 x[n] 出的位置互相调换一下，得到
b1
z1 a1
y[n]
系统的转置流图。
b2
z1 a2
M
N
y[n] bi x[n i] ai y[n i]
IIR 数字滤波器：其冲激响应h[n]是无限长度序列 ；
或者系统函数H(z)至少有一个非零的极点。
y[n] h[n] x[n] h[i]x[n i]
i
M
bi zi
H(z)
i0 N
Y(z) H(z)X (z)
1 ai zi
i 1
M
N
y[n] bi x[n i] ai y[n i]
i 1
令： H1 ( z )
Y (z) W (z)
N
( bi zi
i0
)
特点：需要max（M，N） 个延时器（存储器）
W(z) b0
x[n]
z1
y[n]
a1
b1
z1
a2
b2
H2
(z)
W (z) X (z)
1
1
N
ai
zi
i 1
N
从而：Y (z) (bi zi )W (z)
i0
N
W (z) X (z) (ai zi ) W (z)
i0
i 1
x[n]
b0
+
z 1 b1 +
z 1 b2 +
y[n] +
b0
z 1 a1
x[n]
z1
b1
+
z1
z 1
b2
+ a2
z1 y[n] a1
z1 a2
bM 1 +
z 1 bM
aN1 +
z 1 aN
图7.1-3 直接I型结构方框图
bM1 z1
bM
aN1
z1 aN
图7.1-4 直接I型信号流图
2020/10/13
dsp-chap7-2018
6
7.1.2 IIR 数字滤波器结构
2、IIR数字滤波器的直接II型结构 （设 M=N）
M
N
y[n] bi x[n i] ai y[n i]
i0
i 1
M
H (z)
bi zi
i0 N
1 ai zi
Y (z) X (z)
Y(z) W (z) W (z) X (z)