数字秒表实验报告
数字秒表的设计与实现实验报告
电子科技大学《数字秒表课程设计》姓名: xxx学号：学院：指导老师：xx摘要EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。
文中介绍了一种基于FPGA在ISE10.1软件下利用VHDL语言结合硬件电路来实现数字秒表的功能的设计方法。
采用VHDL硬件描述语言，运用ModelSim等EDA仿真工具。
该设计具有外围电路少、集成度高、可靠性强等优点。
通过数码管驱动电路动态显示计时结果。
给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。
关键词：FPGA, VHDL, EDA, 数字秒表目录第一章引言 (4)第二章设计背景 (5)2.1 方案设计 (5)2.2 系统总体框图 (5)2.3 -FPGA实验板 (5)2.4 系统功能要求 (6)2.5 开发软件 (6)2.5.1 ISE10.1简介 (6)2.5.2 ModelSim简介 (6)2.6 VHDL语言简介 (7)第三章模块设计 (8)3.1 分频器 (8)3.2 计数器 (8)3.3 数据锁存器 (9)3.4 控制器 (9)3.5 扫描控制电路 (10)3.6 按键消抖电路 (11)第四章总体设计 (12)第五章结论 (13)附录 (14)第一章引言数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。
面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。
对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。
对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。
文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真结果。
数字秒表实验报告
数字秒表一、实验目的1、理解计时器的原理与Verilog/VHDL的编程方法；2、掌握多模块设计及层次设计的方法。
二、实验原理秒计时器是由计数器和译码器、显示器组成，其核心是计数器与译码器。
60秒计时器可由二个计数器分别完成：个位为十进制计数器，十位为6进制计数。
个位计数器的计数信号由实验开发板上主频20MHZ分频产生的1Hz 时钟信号提供■十位计数器的计数信号由个位的进位信号提供。
然后由译码器对计数结果进行译码，送LED数码管进行显示。
Clr为清零，se t为开始。
三、源程序十进制计数器：module CNT10(clr,elk,ena t q,cout)； input clr,elk,ena；output[3：0: q；output cout；reg[3：0' q；reg cout；always ©(posedge elk or posedge clr) beginif(clr)begin q=4r bOOOO:cout=0:endelse if(ena)if(q==4f bl001)begin q=4F bOOOO；cout=l；endelsebegin q=q+l；cout=0；endendendmodule六进制计数器:module CNT6(clr,elk,ena,q,cout)；input clr,elk,ena； output[3:0. q； output cout；reg[3：0； q；reg cout；always ©(posedge elk or posedge clr) begin if(clr)begin q=4r bOOOO；cout=0；end else if(ena) if(q=4'b0101)begin q=4F bOOOO;cout=l:end elsebegin q=q+l:cout=0；endendendmodule分频器：module FPQ(clkO,clkl):input clkO；output clkl；reg 126：0] QI；reg clkl；always®(posedge clkO) if(Ql<9999999)Ql<二Ql+1；elsebegin Ql<=0； clkl<="clkl；endendmodule四、 实验任务1、 采用层次设计的方法，设计一个包括顶层及底层模块的60秒计时器，底 层模块用VeHlog/VHDL 设计（或者选用原理图输入法中宏功能元件），顶层用 原理图设计◊2、 秒计时盧应当具有系统复位功能；五、 实验步骤1、 新建工程，注意工程名与顶层文件一致，顶层文件是最终形成的图形文件。
秒表实验报告_2
实验八秒表一、实验目的：1、了解数字秒表的工作原理。
2、进一步熟悉用VHDL语言编写驱动七段数码管的代码。
3、掌握VHDL编写中的一些小技巧。
二、实验要求：实现数字秒表功能，要求有分，秒，1%秒显示，该秒表能够随时控制启/停，清零重新计时功能。
三、实验原理秒表的工作原理与多功能数字电子钟大致相同，唯一不同的是，由于秒表的分辨率为0.01秒。
所以整个秒表的工作时钟是在100HZ的时钟信号下完成的。
假设该秒表的应用场合小于1小时，秒表的显示格式为mm~~ss~~xx(mm表示分钟：0~59；ss表示秒：0~~59；xx表示百分之一秒：0~~99)。
四、实验步骤1、用VHDL语言编写出秒表电路程序，通过QuartusII 进行编辑、编译、综合、适配、仿真测试。
给出其所有信号的时序仿真波形。
2、按实验要求锁定管脚，重新综合。
3、在EDA6000软件中建立实验模式。
4、下载设计文件，硬件验证秒表工作性能。
五、实验结果1、调试的过程记录在仿真图正确后开始用EDA6000进行检验，所有的管脚都连接好后，通入100Hz的脉冲，秒表开始工作2、实验结果经过调试得到了正常工作的秒表，每一个环节的跳转过程都是正常的最终的波形图：3、实验程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity stopwatch isport(clk,rst,en:in std_logic;minh,minl,sech,secl,msh,msl:out std_logic_vector(3 downto 0)); end entity;architecture behav of stopwatch issignal minhi,minli,sechi,secli,mshi,msli:std_logic_vector(3 downto 0); signal clk1,clk2:std_logic;beginprocess(clk,en,rst)beginif rst='1' then mshi<="0000";msli<="0000";elsif clk'event and clk='1' thenif en='1' thenif (mshi="1001" and msli="1001") thenmshi<="0000";msli<="0000";clk1<='1';elsif msli="1001" thenmsli<="0000"; mshi<=mshi+1;else msli<=msli+1;clk1<='0';end if;end if;end if;end process;process(clk1,en,rst)beginif rst='1' then sechi<="0000";secli<="0000";elsif clk1'event and clk1='1' thenif en='1' thenif (sechi="0101" and secli="1001") thensechi<="0000";secli<="0000";clk2<='1';elsif secli="1001" thensecli<="0000"; sechi<=sechi+1;else secli<=secli+1;clk2<='0';end if;end if;end if;end process;process(clk2,en,rst)beginif rst='1' then minhi<="0000";minli<="0000";elsif clk2'event and clk2='1' thenif en='1' thenif (minhi="0101" and minli="1001") thenminhi<="0000";minli<="0000";elsif minli="1001" thenminli<="0000"; minhi<=minhi+1;else minli<=minli+1;end if;end if;end if;end process;msh<=mshi;msl<=msli;sech<=sechi;secl<=secli;minh<=minhi;minl<=minli; end behav;。
EDA秒表实验报告
《EDA课程设计——秒表》题目数字秒表学院信息学院专业电子信息工程班级 11电子A姓名朱彦杰学号指导教师凌朝东课题名称秒表完成时间11.28指导教师凌朝东学生姓名朱彦杰班级11电子A总体设计要求和技术要点设计要求：5. 秒表，难度系数0.9要求：计时范围为0∼59 分59 秒，精度为百分之一秒；能同时显示分秒信息（LED 数码管）。
技术要点：1．利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。
该秒表计时范围为0秒~59分59.99秒，显示的最长时间为59分59秒，计时精度为10毫秒以内，具有复位功能。
2.秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出。
一、系统组成模块连接图和系统框图- 3 -二、模块器件及其程序1、分频模块及其程序本模块实现脉冲分频，本实验使用的EP2C5T144C8的频率计进行50MHz 分频产生100HZ 的脉冲。
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY fenpin ISPORT ( CLK: IN STD_LOGIC; OUTCLK: out std_logic ); END fenpin;ARCHITECTURE behav OF fenpin IS BEGINPROCESS( CLK )variable cnt:integer range 0 to ; BEGINIF CLK'EVENT AND CLK = '1' THEN if cnt= then cnt:=0; outclk<='1'; elsecnt:=cnt+1;分频器十进制计数器 时钟频率十进制计数器 十进制计数器六进制计数器十进制计数器 六进制计数器输出到LED开始清零outclk<='0';end if;END IF;END PROCESS;END behav;2、十进制程序产生99毫秒、秒的低位、分的低位的功能。
简易秒表设计实验报告
实验报告系别信工系专业班级姓名学号课题名称:简易秒表设计实验目的：1、熟悉Keil C51软件的使用方法及proteus仿真软件的使用；2、综合运用所学的理论知识（数码管、按键）,通过实践加强对所学知识的理解，具备设计单片机应用系统的能力。
3、通过本次试验，增强自己的动手能力。
认识单片机在日常生活中的应用的广泛性,实用性。
设计要求：制作简易秒表，用三个按键分别实现秒表的启动、停止与复位，利用两位共阴级的数码管显示时间。
设计思路：硬件设计：数码管部分采用2位共阴极的数码管,在P0口接上拉电阻,公共端低电平扫描.按键电路部分，将按键一侧与单片机任一I/O口相连.软件设计：模块化思想，使用定时器T0的工作方式1,编写显示子程序,延时子程序,初始化程序，主程序设计时注意按键消抖。
原理图：源代码：#include〈reg51。
h>#define uint unsigned int＃define uchar unsigned charsbit key1=P3^0; //定义”启动"按钮sbit key2=P3^1; //定义"停止"按钮sbit key3=P3^2； //定义"复位"按钮sbit wei1=P2^6； //定义位选sbit wei2=P2^7;uchar aa；uchar temp;uchar shi；uchar ge;uchar code table[]={0x3f,0x06，0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f，0x6f,0x77，0x7c,0x39,0x5e,0x79,0x71｝； //共阴极数码真值表void delay（uint z）｛uint x,y；for(x=z；x〉0;x—-）for(y=110；y>0;y--）;｝void display（uchar shi,uchar ge) //显示子程序{shi=temp/10；ge=temp％10; //分离个位和十位wei1=0；//送位选P0=table[shi];//使用动态扫描的方法实现数码管显示delay(1）；wei1=1；//关闭位选wei2=0；P0=table[ge];delay（1）；wei2=1;}void init() //初始化程序{aa=0;temp=0;TMOD=0x01; //使用定时器T0的方式1TH0=0x4c;TL0=0x00; //定时50ms中断一次EA=1；//终端总允许ET0=1；//允许定时器T0中断｝void timer0() interrupt 1｛TH0=0x4c; //重装初值TL0=0x00；aa++; //中断计数值加1if(aa==20） //中断20次后，定时时间为20＊50ms=1000ms=1s{aa=0;temp++;if（temp==60) //秒表到达60s后回零{temp=0;}｝}void main(){init(）; //调用初始化子程序while(1）｛if(key1==0）//检验启动按钮是否按下{delay（10）；//延时去抖动if(key1==0）;//再次检测启动按钮｛while(！key1)；//松手检测TR0=1； //启动定时器开始工作｝｝if（key2==0) //｛delay(10）;if（key2==0）｛while(!key2）；TR0=0；}}if(key3=0){delay（10）；if(key3==0){while(！key3）；temp=0；shi=0;ge=0;TR0=0;}｝display（shi,ge）;}}实验结果：在proteus中编写程序，编译调试后生成hex文件，将hex文件加到仿真电路中，通过对简易秒表进行演示，达到设计要求。
【精品完整版】电子科技大学现代电子综合实验报告数字秒表设计
【精品完整版】电⼦科技⼤学现代电⼦综合实验报告数字秒表设计现代电⼦综合实验报告项⽬名称数字秒表设计学⽣姓名学号指导⽼师⽬录【摘要】 (1)关键词 (1)引⾔ (1)第1章背景知识介绍 (2)1.1 FPGA (2)1.2 EDA (2)1.3 VHDL语⾔ (2)1.4 ModelSim软件 (3)1.5 ISE软件 (3)1.6 时间简介 (3)第2章系统设计 (4)2.1设计要求 (4)2.2 设计分析 (4)2.2.1 输⼊输出分析 (4)2.2.2 系统设计原理 (4)2.2.3 系统内部模块分析 (5)第3章模块电路的实现与仿真 (6)3.1 按键消抖 (6)3.2 分频器 (7)3.3 控制器 (8)3.4 计数器 (10)3.5 锁存器 (11)3.6 显⽰模块 (12)第4章实验设计 (14)4.1 顶层设计 (14)4.2 管脚设置 (15)第5章实验结论 (15)第6章结果分析 (15)参考⽂献： (16)附录： (16)1.分频模块源程序 (16)2.消抖模块源程序 (17)3.控制模块源程序 (18)4.计数器模块源程序 (20)（1）计数器顶层⽂件程序 (20)（2）10进制仿真程序源程序 (22)（3）6进制仿真程序源程序 (23)5.锁存器模块源程序 (24)6.显⽰模块源程序 (25)（1）显⽰模块顶层⽂件源程序 (25)（2）扫描模块源程序 (27)（3）数据选择模块源程序 (27)(4)译码器模块源程序 (28)7.顶层⽂件源程序 (29)8.管脚分配源程序 (32)【摘要】利⽤VHDL硬件设计语⾔基于FPGA实验板设计⼀个数字表秒。
该数字秒表及时范围是00’00”00 ~ 59’59”99，并利⽤两个按钮开关Start/Stop 和Split/Reset来控制秒表的启动、暂停、继续、停⽌、复位。
根据该要求，将该实验设计分为6个模块，分别为：分频模块、按键消抖模块、计数器模块和按键控制模块、锁存模块和显⽰模块。
人教版物理《用秒表测量时间》实验报告单
《用秒表测量时间》实验报告单一、实验目的1、学会正确使用秒表测量时间。
2、探究不同活动中时间的长短变化。
二、实验原理利用秒表测量时间的实验原理是基于秒表的精确计时功能，通过对不同活动时间的测量，来研究各种物理现象和活动的时间特性。
三、实验器材秒表、活动道具（如小球、跳绳等）。
四、实验步骤1、检查秒表：（1）观察秒表的外观，确保无损坏。
（2）按下启动 / 停止按钮，检查秒表是否能正常启动和停止。
（3）按下复位按钮，将秒表归零。
2、测量单摆摆动一次的时间：（1）制作一个简单的单摆，将摆线长度调整到合适的长度。
（2）启动秒表，当单摆摆动一次后，立即停止秒表，记录时间。
（3）重复测量三次，取平均值。
3、测量小球从高处落下的时间：（1）将小球放在一定高度处。
（2）启动秒表，同时释放小球，当小球落地时，停止秒表，记录时间。
（3）重复测量三次，取平均值。
4、测量跳绳 100 次所需的时间：（1）准备好跳绳。
（2）启动秒表，开始跳绳，当跳绳次数达到 100 次时，停止秒表，记录时间。
（3）重复测量三次，取平均值。
五、实验数据记录六、实验现象分析1、单摆摆动一次的时间相对较短且较为稳定，其时间长短主要取决于摆长和重力加速度。
2、小球从高处落下的时间较短，受到高度和重力加速度的影响。
3、跳绳 100 次所需的时间较长，且会因个人跳绳速度的不同而有所差异。
七、实验结论1、秒表可以准确地测量各种活动的时间。
2、不同活动的时间长短不同，受到多种因素的影响。
八、误差分析1、人为操作误差：启动和停止秒表的时机可能存在误差。
2、测量次数较少：可能导致平均值不够准确。
3、环境因素：如空气阻力等可能对小球落下的时间产生微小影响。
九、注意事项1、操作秒表时要准确、迅速，避免误操作。
2、在测量小球落下时间时，要确保小球释放的同时启动秒表。
3、跳绳时要保持稳定的节奏，以便准确测量时间。
4、实验结束后，将秒表妥善保管，避免损坏。
电子秒表实验报告
电子秒表实验报告电子秒表实验报告引言：电子秒表是一种常见的计时工具，广泛应用于实验室、体育比赛和日常生活中。
本实验旨在通过对电子秒表的使用和测量，深入了解其工作原理和准确性。
实验目的：1. 理解电子秒表的工作原理；2. 掌握正确使用电子秒表的方法；3. 比较电子秒表与传统秒表的准确性。
实验材料和方法：1. 实验材料：电子秒表、传统秒表、计时器、待测物体；2. 实验方法：a. 将电子秒表和传统秒表校准至同一起点；b. 使用电子秒表和传统秒表分别计时待测物体的时间；c. 重复多次实验，记录数据并计算平均值；d. 比较电子秒表和传统秒表的准确性。
实验结果与讨论：通过多次实验，我们得到了以下数据：实验次数 | 电子秒表计时（s） | 传统秒表计时（s）---------------------------------------1 | 10.23 | 10.202 | 10.21 | 10.183 | 10.25 | 10.224 | 10.24 | 10.195 | 10.22 | 10.21通过计算平均值，我们可以得到电子秒表的平均计时为10.23秒，传统秒表的平均计时为10.20秒。
可以看出，两者的计时结果非常接近，差距在0.03秒以内。
这个结果表明，电子秒表在准确性方面与传统秒表相当。
其准确性主要依赖于内部的计时装置，通常采用晶体振荡器，其频率非常稳定。
而传统秒表则依赖于人工操作，容易受到人为因素的影响，如反应时间和手动操作的误差。
此外，电子秒表还具有其他优点。
首先，它可以提供更精确的计时结果，小数点后几位的精度可以满足实验的要求。
其次，电子秒表通常具有计时、计数、暂停和复位等功能，更加灵活方便。
最后，电子秒表还可以记录多次计时结果，并进行平均值计算，提高数据的可靠性。
然而，电子秒表也存在一些局限性。
首先，它依赖于电池供电，一旦电池耗尽，计时功能将无法使用。
其次，对于某些特殊实验，如高温、高压环境下的计时，电子秒表可能无法正常工作。
数字秒表实验报告---EDA
数字秒表实验报告—EDA项目背景本次实验旨在使用EDA工具设计一个数字秒表电路，通过FPGA开发板进行验证，具体要求如下：1.实现毫秒计时，并可以在数码管上显示当前计时数值。
2.支持开始/暂停、清零等操作。
设计思路本次实验的数字秒表电路由以下模块构成：1.时钟发生器模块：用于产生时钟信号，以驱动计数器进行计数。
2.计数器模块：通过时钟信号进行计数，并将计数结果传递给显示模块。
3.显示模块：将计数结果转换为数码管显示的数码信号，并控制数码管进行显示。
其中，时钟发生器模块和计数器模块都是基础电路模块，在这里不再赘述，下面将着重介绍显示模块的设计。
显示模块设计显示模块主要由控制模块和数码管模块构成。
控制模块根据计数结果和当前时间，控制数码管模块显示相应的数码。
在这里，我们采用的是共阳极的数码管。
具体来说，我们将控制模块分为两个子模块：时分秒计数器和数码显存控制器。
时分秒计数器时分秒计数器通过接收计数器模块的计数结果，将其转换为时分秒，并存储在计数器寄存器中。
计数器寄存器是一个64位的寄存器，由三个16位的子寄存器组成，用于存储时分秒。
当计数器模块的计数结果为0时，时分秒计数器会重置计数器寄存器。
数码显存控制器数码显存控制器由一个6位的数据存储器和一个6位的显示寄存器组成。
当计数器模块进行计数时，显示寄存器中存储的数码信号会根据时分秒计数器的值进行更新。
同时，数码显存控制器也会控制共阳极数码管进行相应的显示操作。
原理图设计根据以上的设计思路，我们可以得到数字秒表电路的原理图如下：原理图原理图EDA设计流程设计环境本次实验使用的是Xilinx ISE Design Suite 14.7，这是一个使用VHDL进行设计的EDA工具。
设计流程1.新建工程并设置工程名、目录、设备等基本信息。
2.添加源文件，包括时钟发生器模块、计数器模块、显示模块，以及顶层模块。
将所有模块综合为一个顶层设计。
3.检查时序约束，以保证电路能够正确运行。
数字秒表实验报告
数字秒表实验报告数字秒表实验报告引言数字秒表在实验中起着至关重要的作用。
它不仅可以精确地测量时间，还可以记录多个时间点，提供数据分析的依据。
本次实验旨在探究数字秒表的使用方法和准确性，并对其在实验中的应用进行评估。
实验方法本次实验采用了两种不同的数字秒表进行对比。
实验员分别使用了A型和B型数字秒表，记录了同一事件的时间。
每个事件的时间记录了十次，以消除可能的误差。
结果与讨论通过对实验结果的分析，我们发现A型数字秒表的准确性要高于B型数字秒表。
在同一事件的十次记录中，A型数字秒表的时间差异较小，而B型数字秒表的时间差异较大。
这表明A型数字秒表在时间测量方面更加可靠。
进一步分析显示，A型数字秒表的准确性可能与其采用的技术有关。
A型数字秒表采用了高精度的晶体振荡器，能够提供更准确的时间测量。
而B型数字秒表则采用了普通的振荡器，其精度较低。
此外，实验员的使用方法也可能对结果产生影响。
我们发现，实验员在使用A型数字秒表时更加熟练，操作更加稳定。
而在使用B型数字秒表时，实验员可能存在一定的误差。
因此，实验员的技术水平也是影响数字秒表准确性的重要因素。
实验的局限性尽管本次实验结果显示A型数字秒表的准确性较高，但我们也要意识到实验存在一定的局限性。
首先，我们仅使用了两种数字秒表进行对比，样本量较小，可能无法代表所有数字秒表的准确性。
其次，实验员的技术水平也可能对结果产生影响，不同实验员的使用方法和操作习惯可能不同。
实验应用数字秒表在实验中的应用非常广泛。
它可以用于测量实验的持续时间，记录不同事件的时间点，进行数据分析等。
在科学研究、医学实验、体育训练等领域，数字秒表都扮演着重要的角色。
结论通过本次实验，我们得出了一些关于数字秒表的结论。
A型数字秒表在准确性方面表现更好，可能与其采用的技术和实验员的使用方法有关。
然而，我们也要意识到实验存在一定的局限性。
在实际应用中，我们应选择适合具体实验需求的数字秒表，并注意实验员的技术水平。
EDA秒表设计 实验报告
EDA课程设计报告——基于VHDL语言的秒表设计课程名称：EDA技术院系：地球物理及信息工程学院专业班级：电子信息工程08级2班学生姓名：学号：指导老师：完成时间：2011年5月18日秒表设计一. 设计要求利用EDA实验箱，通过VHDL语言进行编程，设计一个简单的秒表，并用EDA实验箱进行实现，具体设计要求如下：（1）有使能、暂停、继续、秒表计数功能；（2）带有异步复位功能；（3）显示分、秒信息，若需要，显示秒表信息。
二. 设计的作用、目的在本次设计中，可以简单的了解EDA技术的应用以及VHDL语言编写的方法。
通过设计一个秒表，可以掌握用VHDL设计多位加法计数器的方法，尤其是调整时钟使得每过一秒就改变一个数，达到设计的要求。
三. 设计的具体实现1.系统概述本次系统设计主要分三个部分，一是通过VHDL语言设计一个八位的加法计数器，来实现秒表的计时功能；二是通过调整时钟使秒表计数为每秒改变一个数；三是加入一些控制按键，实现使能、暂停、继续等功能。
2.程序具体设计秒表显示共有6位，两位显示分，两位显示秒，十分秒和百分秒各一位。
设计时使用一个计数器，随着时钟上升沿的到来循环计数，每计数一次，百分秒位加一，通过百分秒位满十进位来控制十分位的计数，十分位满十进位，依次类推，实现秒表计数。
为实现秒位的计时精确，百秒位必须以0.01秒的时间间隔计数，即时钟的频率是100Hz。
为此，本设计采用3MHz的时钟频率通过分频得到100Hz的时钟频率，再送给控制时钟以得到比较精确的CLK信号。
具体程序设计见附录。
引脚定义如下：其中，时钟信号CLK为3MHz的时钟频率，分频后得到的时钟为CLK2，输出引脚CLK2和输入引脚CLK2在外部相连，实现将分频后的时钟送入。
3．调试应用MAX+plus II软件编译调试实验控制程序, 仿真运行结果如下：（1）给时钟后，实现开始功能：开始键按下（STA=‘1’）后，秒表计数开始。
（2）给时钟后，实现暂停功能：从上图可以看出暂停键按下后（POS=‘1’），输出（CQ）保持不变,直到暂停键再次按下（POS=‘0’），输出才继续计数，从而实现了暂停的功能。
数字逻辑实验报告(秒表)
数字逻辑实验报告秒表设计[日期]MICROSOFT[公司地址]一、 实验目的二、实验内容及要求实验要求设计并实现一个数字秒表。
该秒表要实现以下功能：1、该秒表可以产生稳定的脉冲信号作为秒表的计时基准。
该秒表可以实现暂停、停止。
2、该秒表可实现暂停、恢复计数和清零功能。
3、改秒表具有十进制的数字显示功能。
三、实验电路总体结构设计根据设计要求，可以构造出数字秒表的结构框图，如图3-1所示。
该数字秒表的工作原理是：由秒脉冲发生电路产生稳定的秒脉冲信号，经过控制开关输出到计数器中。
秒计数器计满10后向秒十计数器产生进位脉冲。
计数器的输出经显示译码器译码后送显示器显示。
图3-1四、实验电路详细设计1、秒脉冲发生电路设计由于5G555具有电源范围宽、定时精度高、使用方法灵活等特点，我们采用由5G555构成的多谐振荡器产生秒脉冲信号。
5G555功能表如表3-2所示。
表3-2 5G555功能表 输入 输出TH TR RD OUT 放电三极管 d d 0 0 导通 >2/3Vcc >1/3Vcc 1 0 导通 >2/3Vcc <1/3Vcc 1 1 截止 <2/3Vcc >1/3Vcc 1 不变 不变计数器译码及显示电路显示 显示译码 译码 秒十计数秒计数 秒脉冲发生电路振荡器<2/3Vcc <1/3Vcc 1 1 截止由5G555构成的多谐振荡器如图3-1所示。
图3-1由图4-1可知，电路由两个外加电阻和一个电容组成。
5G555的D 端经R1接至电源VCC ，构成一个反相器。
电阻R2和电容C 构成积分电路。
积分电路的电容电压Vc 作为电路输入至TH 和TR 。
电路工作原理如下。
由于接通电源瞬间，电容C 来不及充电，电容器两端电压Vc 为低电平，小于（1/3）Vcc ，故TH 端电压<2/3Vcc 与TR 端电压<1/3Vcc ，输出OUT 状态为1，放电三极管T 截止。
数字秒表课程设计报告心得
数字秒表课程设计报告心得一、课程目标知识目标：1. 学生能够理解数字秒表的基本概念，掌握其工作原理和功能。
2. 学生能够运用数字秒表进行计时，进行时间加减运算，并解决实际问题。
3. 学生了解数字秒表在日常生活和体育竞技中的应用。
技能目标：1. 学生掌握数字秒表的操作方法，包括启动、停止、复位等功能。
2. 学生能够运用数字秒表进行简单的时间测量，提高实际操作能力。
3. 学生能够通过数字秒表进行时间数据分析，提高解决问题的能力。
情感态度价值观目标：1. 培养学生对数字秒表及相关电子产品的兴趣，激发学习科学技术的热情。
2. 培养学生严谨、细心的实验态度，养成良好的实验习惯。
3. 增强学生的团队协作意识，提高沟通与交流能力。
课程性质分析：本课程为四年级科学课的实验部分，结合数字秒表的实际应用，培养学生动手操作能力和实践探究能力。
学生特点分析：四年级学生具备一定的科学知识和实验技能，对新鲜事物充满好奇，但操作能力和数据分析能力有待提高。
教学要求：1. 注重实践操作，让学生在实际操作中掌握数字秒表的使用方法。
2. 引导学生运用数字秒表进行时间测量，培养学生的实际应用能力。
3. 结合日常生活和体育竞技，提高学生对数字秒表价值的认识。
二、教学内容1. 数字秒表的基本概念与原理：- 介绍数字秒表的结构、工作原理及功能。
- 解释数字秒表的计时单位及精度。
2. 数字秒表的操作与应用：- 演示数字秒表的启动、停止、复位等基本操作。
- 指导学生进行实际操作，如测量短距离跑步、跳远等运动的时间。
3. 时间数据的处理与分析：- 教授如何记录和处理数字秒表测量得到的时间数据。
- 引导学生运用数据分析解决实际问题，如计算平均速度、比较运动成绩等。
4. 数字秒表在生活中的应用：- 讲解数字秒表在日常生活中的应用，如烹饪、运动锻炼等。
- 分析数字秒表在体育竞技中的作用，如计时、评分等。
教材章节关联：本教学内容与四年级科学教材中“时间与运动”章节相关，涉及时间测量、数据分析等内容。
Verilog实验报告秒表
Verilog实验报告秒表Verilog HDL实验报告基于Verilog HDL的数字秒表班级：信科14-04班姓名：温华强学号：08143080教师：王冠军基于Verilog HDL的数字秒表⼀、秒表功能1. 计时范围：00:00:00—59:59:992. 显⽰⼯作⽅式：⼋位数码管显⽰3．具有暂停和清零的功能⼆、实验设计原理1、秒表的逻辑结构较简单，它主要由⼗进制计数器、六进制计计数器、分频器、数据选择器和显⽰译码器组成，在整个秒表中最关键的是如何获得⼀个精确的100HZ计时脉冲，除此之外，整个秒表还需有⼀个启动信号和⼀个清零信号，以便秒表能随意停⽌、启动以及清零复位。
2、秒表有共有8个输出显⽰，其中6个显⽰输出数据，分别为百分之⼀秒，⼗分之⼀秒，秒，⼗秒，分，⼗分，所以共有6个计数器与之相对应，另外两个为间隔符，显⽰‘-’。
8个计数器的输出全都为BCD码输出，这样便与同显⽰译码器连接。
3、可定义⼀个24位⼆进制的寄存器hour⽤于存放8个计数器的输出，寄存器从⾼位到低位每连续4位为⼀组，分别存放百分之⼀秒，⼗分之⼀秒，间隔符，秒，⼗秒，间隔符，分，⼗分，由频率信号输出端输出频率为100HZ的时钟信号输⼊到百分之⼀秒模块的时钟端ckl，百分之⼀秒模块为100进制的计数器，当计数器到“1001”时，百分之⼀秒模块清零，同时⼗分之⼀秒模块加1，⼗分之⼀秒模块也为100进制的计数器，当计数到“1001”时，⼗分之⼀模块清零，同时秒模块加1；以此类推，⼀直到分模块计数器到59进59。
秒表计数单位与对应的输出信号4、为了消除按键消抖问题，定义寄存器key-inner来存储按键key的输⼊信号，key-flag作为启动/暂停的转换标志，key-inner[0]出现⼀个下降沿时，key-flag取反⼀次，当key-flag为0时计数器启动，1时计数器暂停，当key-flag 为1同时key-inner[1]为9时，计数器清零。
电子秒表的设计实验报告
电子秒表的设计实验报告
《电子秒表的设计实验报告》
摘要：本实验旨在设计一款简单易用的电子秒表，通过实验验证其准确性和稳定性。
实验结果表明，所设计的电子秒表具有较高的准确性和稳定性，能够满足实际使用需求。
引言：电子秒表是一种用于测量时间的工具，广泛应用于实验室、体育比赛和工业生产等领域。
设计一款准确可靠的电子秒表对于提高工作效率和数据准确性具有重要意义。
因此，本实验旨在设计一款简单易用的电子秒表，并通过实验验证其性能。
实验方法：首先，我们选取了一款常用的电子元件，包括计时电路、显示屏和按键等。
然后，我们根据设计要求，进行了电路连接和程序编写。
接着，我们对设计的电子秒表进行了一系列的实验，包括准确性测试、稳定性测试和耐用性测试等。
实验结果：经过实验验证，我们设计的电子秒表具有较高的准确性和稳定性。
在准确性测试中，我们对比了设计的电子秒表与标准秒表的计时结果，发现两者基本一致。
在稳定性测试中，我们对设计的电子秒表进行了长时间计时，结果显示其计时稳定性良好。
在耐用性测试中，我们对设计的电子秒表进行了反复按键操作，发现其按键灵敏度和耐用性均符合设计要求。
结论：通过本实验，我们成功设计了一款简单易用的电子秒表，并验证了其准确性和稳定性。
该电子秒表具有较高的性能表现，能够满足实际使用需求。
未来，我们将进一步改进设计，提高电子秒表的功能和性能，以满足更广泛的应用需求。
致谢：感谢实验室的老师和同学们对本实验的支持和帮助，感谢他们的耐心指导和建设性意见。
同时，也感谢所有参与本实验的人员，他们的辛勤劳动为本实验的顺利进行提供了保障。
单片机秒表实验报告
单片机秒表实验报告单片机秒表实验报告引言在现代科技快速发展的时代背景下，单片机作为一种重要的电子元器件，被广泛应用于各个领域。
秒表作为测量时间的工具，在运动、实验、比赛等场景中起到了至关重要的作用。
本实验旨在通过使用单片机设计和制作一个简单的秒表，探索单片机在时间测量方面的应用。
实验原理秒表的原理基于计时器的工作原理。
计时器通过内部的计数器来记录时间，当计数器达到设定值时，会触发中断，从而实现时间的测量和显示。
在本实验中，我们使用8051系列单片机，通过编程设置计数器的初始值和中断触发条件，实现秒表的功能。
实验步骤1. 硬件设计首先，我们需要准备一个适当的电路板，用于连接单片机、显示器和按键等元件。
在电路板上，我们将单片机与显示器和按键进行连接，以实现数据的输入和输出。
同时，我们需要添加一个晶振电路，以提供单片机的时钟信号。
2. 软件设计在软件设计方面，我们需要使用汇编语言或C语言来编写单片机的程序。
程序的主要功能包括初始化、计时、显示和中断处理等。
在初始化阶段，我们需要设置计数器的初始值和中断触发条件。
在计时阶段，我们需要不断地读取计数器的值，并将其转换为秒、分、时等形式进行显示。
同时，我们还需要编写中断处理函数，以响应中断并更新计时器的值。
3. 实验验证在完成硬件和软件设计后，我们可以进行实验验证。
首先，我们将电路板连接到电源，并确保电路正常工作。
然后，我们可以通过按下按键来启动和停止秒表。
在启动状态下，秒表会不断地更新显示，并实时计算经过的时间。
在停止状态下，秒表会保持显示当前的时间。
实验结果经过实验验证，我们成功地设计和制作了一个简单的秒表。
秒表能够准确地测量时间，并将其以易于理解的形式进行显示。
同时，秒表还具备启动和停止功能，方便用户根据需要进行时间测量。
实验总结通过本次实验，我们深入了解了单片机在时间测量方面的应用。
通过合理的硬件设计和编程，我们成功地实现了一个简单而实用的秒表。
在实验过程中，我们不仅学习了单片机的工作原理和编程技巧，还培养了动手实践和解决问题的能力。
数字式秒表实验报告
数字式秒表实验报告摘要本次设计任务是设计一个数字式秒表经查阅资料后我把实验分为1.脉冲产生部分。
2.电路控制部分。
3.计数部分4.译码部分。
5显示部分。
脉冲产生部分我选择555多谐振荡器，产生100Hz的脉冲。
经参考资料，电路控制部分：启动和暂停控制开关使用由RS触发器组成的无抖动开关。
使用74ls160计数器计数，7447译码器驱动共阳极七段显示器。
实验要求1.秒表最大计时值为99分59.99秒；2. 6位数码管显示，分辨率为0.01秒；3 .具有清零，启动计时，暂停及继续计数等控制功能；4.控制操作间不超过二个。
实验分析数字式秒表，所以必须有一个数字显示。
按设计要求，须用七段数码管来做显示器。
题目要求最大记数值为99，59，99，那则需要六个数码管。
要求计数分辨率为0.01秒，并且需要相应频率的信号发生器。
选择信号发生器时，有两种方案：一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。
经过查询资料，555多谐振荡器性能稳定，故采用555多谐振荡器。
数字式秒表是一个频率（100HZ）进行计数的计数电路。
由于数字式秒表计数的需要，故需要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继续计数等控制功能，同时100HZ的时间信号必须做到准确稳定。
数字电子钟的总体图如图所示。
由图可见，数字电子钟由以下几部分组成：555振荡器秒脉冲发生器，防抖开关；秒表控制开关；一百进制秒、分计数器、六十进制秒计数器；以及秒、分的译码显示部分等七段显示器译码器译码器译码器1005551． 555构成的多谐振荡器555构成的多谐振荡器电路图555多谐振荡器工作波形多谐振荡器工作波形周期计算2.多谐振荡器仿真图根据设计要求，需要产生一个频率为100HZ的信号，由于f=1/T,带入可以算出R1=R1=4.7KΩ,在仿真软件上仿真的时候可以设置电阻为4.7KΩ，加上一个50Ω的电位器来调节脉冲信号的精确度。
秒表 实验报告
秒表实验报告秒表实验报告一、引言秒表是一种常用的计时工具，广泛应用于科学实验、体育竞技、工业生产等领域。
本次实验旨在通过使用秒表进行计时，探究其精确度和可靠性，并对实验结果进行分析和讨论。
二、实验方法1. 实验材料：秒表、实验器材（如小球、弹簧等）。
2. 实验步骤：a. 准备实验器材，并将秒表置于易于观察的位置。
b. 进行实验前的校准，确保秒表的准确性。
c. 进行实验，使用秒表记录实验过程中的时间。
d. 重复实验多次，以提高结果的可靠性。
e. 记录实验数据，并进行数据分析。
三、实验结果在本次实验中，我们进行了多个实验项目，包括计时小球下落时间、测量弹簧振动周期等。
以下是实验结果的一部分：1. 计时小球下落时间：实验1：0.82秒实验2：0.83秒实验3：0.81秒2. 测量弹簧振动周期：实验1：1.24秒实验2：1.26秒实验3：1.25秒四、数据分析通过对实验结果的观察和分析，我们可以得出以下结论：1. 在同一实验条件下，多次重复实验的结果相对稳定，显示了秒表的可靠性。
2. 实验结果的微小差异可能是由于实验器材的误差或操作的不精确造成的。
3. 秒表的精确度可能受到外界因素的干扰，如温度、湿度等。
五、讨论与改进1. 在实验过程中，我们注意到秒表的操作要求较高，需要手指的灵敏度和反应速度。
因此，操作者的技巧和经验对实验结果可能产生一定影响。
2. 为了提高实验结果的准确性，可以采取以下改进措施：a. 使用更高精度的秒表，以减小误差。
b. 进行更多次的重复实验，以提高结果的可靠性。
c. 控制实验环境的稳定性，减少外界因素的干扰。
d. 提高操作者的技能水平，以减少人为误差的发生。
六、结论通过本次实验，我们对秒表的精确度和可靠性有了更深入的了解。
秒表作为一种常用的计时工具，在科学实验和其他领域中具有重要的应用价值。
然而，我们也认识到实验结果的准确性受到多种因素的影响，需要在实验设计和操作过程中进行合理的控制和改进。
数字秒表设计实验报告
数字秒表设计实验报告数字秒表设计实验报告1. 引言•简要介绍实验的目的和意义2. 设计原理•介绍数字秒表的基本原理和工作流程3. 实验步骤•列出实验的具体步骤和操作流程4. 实验结果分析•分析实验过程中的数据和观测结果•对实验结果进行解释和讨论5. 实验结论•给出实验的总结和结论6. 实验改进•提出对实验的改进建议和优化方案7. 参考资料•引用相关的文献和资料来源8. 附录•将实验过程中的数据、图表等附加在文末作为附录以上为一个大致的框架，具体内容根据实验的实际情况进行填写。
本实验报告使用Markdown格式，通过使用标题和列表等语法，使文章更加清晰易读。
注意，为了遵守规则，本文中不包含实际的字母、图片或网址。
希望这份指导对你有所帮助！数字秒表设计实验报告1. 引言•实验目的：本实验旨在设计一个数字秒表，用于测量时间，并掌握数字电路的设计原理和实践技能。
•实验意义：准确测量时间是科学研究和生产实践中的重要要求，数字秒表作为计时测量的常用工具，具有广泛的应用价值。
2. 设计原理•数字秒表的基本原理是利用稳定的时钟信号源产生时间基准，通过计数器、时钟分频电路和显示模块实现对时间的测量和显示。
3. 实验步骤1.首先确定秒表的最高位数，根据实际需求选择适当的位数。
2.设计计数器电路，使用计数器芯片进行计数，根据最高位数确定计数器的范围。
3.设置时钟分频电路，通过将时钟信号分频得到适合计数器工作的时钟频率。
4.连接计数器和时钟分频电路，确保二者能够正确配合。
5.设计显示模块，将计数器的输出转换为数字形式，用于显示具体的时间数值。
6.连接显示模块和计数器，进行正确的信号传递和信息显示。
7.进行测量和验证，检查秒表的测量准确性并进行调整。
4. 实验结果分析•对实验过程中的数据和观测结果进行分析•通过比较测量结果与标准时间的差异，评估秒表的准确性•分析秒表存在的潜在问题并提出解决方案5. 实验结论•总结实验设计和实验过程•归纳出实验结果和分析的要点•得出对设计的数字秒表的结论，包括准确性、可靠性和实用性等方面的评价6. 实验改进•针对实验中发现的问题，提出改进的建议和优化方案•探讨可能的改进措施，包括电路设计、算法优化、显示方式等方面的改进7. 参考资料•[1] 电子技术实验教程，XXX出版社•[2] 数字电路原理与设计，XXX出版社8. 附录•实验数据表格•电路图和连接图•实验中使用的元器件清单以上为数字秒表设计实验报告的大致框架，实验的具体内容和结果分析部分需要根据实际情况进行填写。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDA课程设计题目：基于VHDL的数字秒表设计学生姓名学号学院电子信息学院专业 10通信工程指导教师二零一二年十二月基于VHDL的数字秒表设计摘要当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，省电的方向发展。
推动该潮流迅速发展的决定性因素就是使用了现代化的EDA设计工具。
此次课程设计先确定了系统的逻辑功能，选择电路结构，然后确定并设计电路所需的数据处理以及控制模块，在Quartus II上以超高速硬件描述语言VHDL为系统逻辑描述方法完成了数字秒表所需的分频模块，十进制计数控制模块，六进制计数控制模块与顶层设计和引脚分配，对其进行编译仿真，并下载到实验板上实际验证，通过本设计锻炼了计算机应用能力、VHDL语言的编程能力和Quartus II 的使用能力，此次设计圆满完成了用VHDL语言设计1/1000秒数字秒表并仿真和实际下载到ALTERA公司的ACEX1K系列的EP1K30TC144-3中实现。
关键词：EDA、Quartus II、VHDL、模块、仿真、ACEX1KAbstractThe electronic system design is moving speed, large capacity, small volume, light weight, energy saving direction. The trend of rapid development of determinant is the use of modern EDA design tools. This course is designed to determine the logic function of the system, establish the algorithm process, selection of circuit structure and circuit design, and then determine the desired data processing and control module, in the Quartus II to very high speed hardware description language VHDL as the system logical description method for completing the digital stopwatch desired frequency module, decimal counting control module, base six counting control module with top design and pin assignment, the compiled simulation, and downloaded to the experiments on actual test and verify, through the design of exercise ability of computer application and VHDL programming language and Quartus II using capability, the design was completed by VHDL language design 1\/1000 seconds stopwatch and simulation and the actual download to ALTERA company's ACEX1K series EP1K30TC144-3 implementation.Key Words：EDA、Quartus II、VHDL、Module、Simulation、ACEX1K目录摘要----------------------------------------------------------------2 Abstract------------------------------------------------------------2一、设计要求--------------------------------------------------------4二、设计思想与方案论证----------------------------------------------42.1 设计思想----------------------------------------------------42.2 方案论证----------------------------------------------------4三、系统设计--------------------------------------------------------53.1 顶层电路设计------------------------------------------------53.2时钟分频电路模块---------------------------------------------63.3十进制计数控制模块-------------------------------------------73.4六进制计数控制模块-------------------------------------------7四、系统仿真--------------------------------------------------------84.1 模块仿真----------------------------------------------------84.1.1 时钟分频电路模块仿真 ----------------------------------84.1.2 十进制计数控制模块仿真---------------------------------94.1.3 六进制计数控制模块仿真---------------------------------94.2 总体仿真---------------------------------------------------10五、下载实现--------------------------------------------------------105.1 引脚分配---------------------------------------------------115.2 下载验证---------------------------------------------------11六、问题与不足-----------------------------------------------------13七、心得体会-------------------------------------------------------13参考文献-----------------------------------------------------------14附录---------------------------------------------------------------14附录1 ：本设计各模块代码-------------------------------------------14一、设计要求设计用于体育比赛用的数字秒表，要求1、计时精度大于1/1000秒，计时器能显示1/1000秒的时间，提供给计时器内部定时的时钟频率为12MHz；计时器的最长计时时间为1小时，为此需要一个7位的显示器,显示的最长时间为59分59.999秒2、设计有复位和起/停开关(1) 复位开关用来使计时器清零，并做好计时准备。
(2) 起/停开关的使用方法与传统的机械式计时器相同，即按一下起/停开关，启动计时器开始计时，再按一下起/停开关计时终止。
(3) 复位开关可以在任何情况下使用，即使在计时过程中，只要按一下复位开关，计时进程立刻终止，并对计时器清零。
二、设计思想与方案论证2.1设计思想通过分频器将12M晶振所提供的信号进行6000分频，生成脉冲作为计时信号，经计数器累加计数实现数字秒表计数的功能。
设计采用七位LED数码管显示分、秒，需要5个10计数器和2个模6计数器。
使用按键开关可实现开始/结束计时操作以及复位清零操作。
2.2方案论证利用VHDL语言进行数字秒表设计有多种方法。
可以利用原件例化语句将各模块联系起来，也可以使用原理图的方法实现此功能，考虑到此次设计中端口众多，使用例化语句繁琐易错，因此采用了条理清晰的绘制原理图的方法生成顶层文件，实现数字秒表功能。
在设计中可以将每个单独的功能写成一个独立的VHDL文件，此次设计中没有将控制模块独立出来，而是将它融合到十进制计数程序和六进制计数程序中，最终生成十进制计数控制器和六进制计数控制器。
虽然显得繁琐，但是比较易于理解，程序中也比较容易操作。
三、系统设计整个系统设计是采用自顶向下分析，自底向上设计。
将数字秒表系统的整体分解为各个模块电路。
该部分详细介绍了数字秒表系统的各个模块的设计，并对各个模块的每一个部分进行了分析，在第四部分对系统模型进行了访真与程序调试。
3.1 顶层电路设计在顶层设计中，要对内部分各功能块的连接关系和对外的接口关系进行描述，而功能块实际的逻辑功能和具体的实现形式则由下一层模块来描述。
3-1数字秒表原理图3-2顶层电路图根据数字秒表的原理图来进行顶层文件的设计。
此次设计中使用了总线，从而简化了顶层电路图的绘制。
3.2 时钟分频电路模块在基于EDA技术的数字电路系统设计中，分频电路应用十分广泛。
常常用分频电路来得到数字系统中各种不同频率的控制信号。
所谓分频电路，就是将一个给定的频率较高的数字输入信号经过适当处理后，产生一个或数个频率较低的数字输出信号。
本设计需要一个计时范围为0.001s－59分59.999秒的秒表，首先输入一个频率为12MHZ时钟信号源，由CLK输入，经其进行6000分频后获得一个比较精确的1000Hz计时脉冲，即周期为1/1000秒的计时脉冲，由CLR_CNT输出。
3-3分频器符号3.3 十进制计数控制模块计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。
此次设计中为程序方便没有将按键控制功能单独设为一个模块，而是将其添加到了普通十进制计数器程序中，将两者综合生成十进制计数控制模块。