Quartus设计流程课件

输入设计文件
• QuartusⅡ软件的输入法有：
1）原理图输入方式、 2）文本输入方式（如VHDL、Verilog HDL） 3）AHDL输入方式、 4）模块输入方式以及 5）第三方EDA工具产生的文件以及混合使用以上几种设 计输入方法进行设计
• 本章主要介绍原理图输入法
原理图输入法也称为图形编辑输入法，用QuartusⅡ 原理图输入设计法进行数字系统设计时，不需要任何硬件 描述语言的知识，在具有数字逻辑电路基本知识的基础上， 利用QuartusⅡ软件提供的EDA平台设计数字电路或系统。
QuartusⅡ设计流程
QuartusⅡ软件的用户界面
启动QuartusⅡ软件后默认的界面主要由标题栏、菜单栏、 工具栏、资源管理窗口、编译状态显示窗口、信息显示窗口和 工程工作区等部分组成。
QuartusⅡ的开发流程
• 按照一般编程逻辑设计的步骤，利用QuartusⅡ软
件进行开发是可以分为以下四个步骤： （1）输入设计文件； （2）编译设计文件； （3）仿真设计文件； （4）编程下载设计文件。
：输入随机值
：给选定的信号赋值，X表示不定态，0表 示赋0，1表示赋1，Z表示高阻态，W表示弱信号，L表示低电平，H表 示高电平，DC表示不赋值。
3、编辑输入信号
：设置时钟信号的波形参数，先选中需要赋值的信号，然后 鼠标右键点击此图标弹出Clock对话框，在此对话框中可以设置输入 时钟信号的起始时间（Start Time）、结束时间（End Time）、时钟 脉冲周期（Period），相位偏置（Offset）以及占空比。
（3）选择QuartusⅡ主窗口Processing菜单下的Start Simulation
进行功能仿真。
• 功能仿真满足要求后，还要对设计进行时序仿真，时序仿真可以在编
译后直接进行，但是要将上图中的Simulation mode中设置为 “Timing”，设置好以后直接选择Start Simulation命令，执行时序仿 真。
• 仿真一般需要建立波形文件、输入信号节点、编辑输入信
号、波形文件的保存和运行仿真器等过程。
仿真过程
1 、建立波形文件
波形文件用来为设计产生输入激励信号。利用 Quartus II 波形编辑器可以创建矢量波形文件(.vwf)
• 创建一个新的矢量波形文件步骤如下：
（1）选择QuartusⅡ主界面 File 菜单下的New命令， 弹出新建对话框；
出的Insert Nodeor Bus对话框
2、输入信号节点
（2）点击Insert Nodeor Bus对话框中的Node Finder…按钮，弹 出Node Finder窗口，在此窗口中添加信号节点。
3、编辑输入信号
编辑输入信号是指在波形编辑器中指定输入节点的逻辑电平变化， 编辑输入节点的波形。
• 下面以一个调用lpm_counter宏功能模块来实现一个十六进制的加法
同步计数器为例，简单介绍宏功能模块的使用。
• 设计开始前新建立一个名为counter16的工程，在工程中新建一个新
的bdf文件，选择QuartusⅡ主窗口的Tools菜单下的MegaWizard PlugIn Manager命令，进入MegaWizard Plug-In Manager对话框第一页 ， 然后依此进行参数的设定，具体的流程如图所示：
3.4 QuartusⅡ中宏功能模块的调用方法
MegaWizard Plug-In Manager第二页
MegaWizard Plug-In Manager第三页
3.4 QuartusⅡ中宏功能模块的调用方法
MegaWizard Plug-In Manager第五页
MegaWizard Plug-In Manager第四页
• 对QuartusⅡ软件中的宏功能模块的调用方法做了简单的
说明;
• 最后介绍了SignalTapⅡ逻辑分析仪的使用方法。
主要内容
• QuartusⅡ软件的安装方法和工程的基本设计流程； • 通过简单的实例演示各流程以及常用工具的使用
方法，熟悉QuartusⅡ软件的用户界面、常用工具 和设计流程；
1）新建工程之后，便可以进行电路系统设计文件的输入。选择 file菜单中的New命令，弹出如图所示的新建设计文件类型选择窗口。
2、原理图输入法－输入设计文件
2）选择New对话框 中的Device Design files页下的Block Diagram/Schematic File，点击OK， 打开如图所示的图 形编辑器对话框， 进行设计文件输入。
3.5 SignalTapⅡ逻辑分析仪（续2）
2 、 SignalTapⅡ逻辑分析仪的使用流程
（1）新建一个STP文件 (2）添加采样时钟以及
设置参数 1）添加采样时钟 2）定义采样深度 3）设置触发参数
右图为STP文件参数
配置界面 。
3.5 SignalTapⅡ逻辑分析仪（续3）
(3)添加待观察的信号
（2）在新建话框中选择 Other Files 标签页，从中选 择 Vector Waveform File，点击OK按钮，则打开一个空的 波形编辑器窗口，主要分为信号栏、工具栏和波形栏 。
波形编辑器窗口
2、输入信号节点
（1） 在波形编辑方式下， 执行Edit菜单中的 Insert Node or Bus命令，或者在波形编辑器左边Name列的空白处点击鼠标右键，弹
• 在复杂的设计中，不能从外部的输入输出引脚上观察内部
端口之间（如模块与模块之间）的信号波形是否正确，这 就可以使用SignalTapⅡ逻辑分析仪来进行观察。
• 对于外部的输入输出信号，则没有必要在SignalTapⅡ逻
辑分析仪中进行观察。
3.5 SignalTapⅡ逻辑分析仪（续1）
1 、SignalTapⅡ逻辑分析仪的用户界面
3.4 QuartusⅡ中宏功能模块的调用方法
MegaWizard Plug-In Manager第六页
MegaWizard Plug-In Manager第七页
3.5 SignalTapⅡ逻辑分析仪
• SignalTapⅡ逻辑分析仪是QuartusⅡ软件中集成的一个内
部逻辑分析软件，主要是用来观察设计的内部信号波形， 方便查找设计中的缺陷。
六、编程下载
1、JTAG编程下载模式
此方式的操作步骤主要分为3步：
• 选择QuartusⅡ主窗口的Tools菜单下的Programmer命令或点击 图
标，进入器件编程和配置对话框。如果此对话框中的Hardware Setup 后为“No Hardware”，则需要选择编程的硬件。点击Hardware Setup ，进入Hardware Setup对话框，下页图所示，在此添加硬件设备。
• 配置编程硬件后，选择下载模式，在Mode中指定的编程模式为JTAG
模式；
• 确定编程模式后，单击
添加相应的counter.sof编程文件，
选中counter.sof文件后的Program/Configure选项，然后点击
图标下载设计文件到器件中，Process进度条中显示编程进度，编程
下载完成后就可以进行目标芯片的硬件验证了。
图形编辑器对话框
2、原理图输入法－输入设计文件
3）在图形编辑窗口 中的任何一个位置 双击鼠标，或点击 图中的“符号工具” 按钮，或选择菜单 Edit下的Insert Symbol命令，弹出 如右图所示的元件 选择窗口 Symbol 对话框。
元件选择窗口
三、编译设计文件
• 选择QuartusⅡ主窗口Process菜单下Start Compilation命
（1）选择QuartusⅡ主窗口Assignments菜单下的Settings…命令， 可以进入参数设置页面，如下图所示，然后单击Simulation Settings ， 在右边的对话框中的Simulation mode中选择“Function”；
4、仿真波形文件
（2）选择QuartusⅡ主窗口Processing菜单下的Generate Functional Simulation Netlist命令，生成功能仿真网表文件；
配置，无须再从计算机上下载程序。
QuartusⅡ中宏功能模块的调用方法
MegaWizard Plug-In Manager第一页
• 使用QuartusⅡ软件的MegaWizard Plug-In Manager中的宏功能模块
可以帮助用户调用QuartusⅡ内部已有的IP（知识产权）核来完成一 些复杂系统的设计，并可以方便的对调用的IP核的参数进行修改。
在仿真编辑窗口的工具栏中列出了各种功能选择按钮，主要用于绘 制、编辑波形，给输入信号赋值。 具体功能如下：
：在波形文件中添加注释； ：修改信号的波形值，把选定区域的波形更改成原值的相反值； ：全屏显示波形文件； ：放大、缩小波形； ：在波形文件信号栏中查找信号名，可以快捷找到待观察信号； ：将某个波形替换为另一个波形； ：给选定信号赋原值的反值； ：输入任意固定的值；
令，或者在主窗口的工具栏上直接点击图标 可以进行 全编译
• 全编译的过程包括分析与综合（Analysis & Synthesis）、
适配（Fitter）、编程（Assembler）、时序分析(Classical Timing Analysis)这4个环节，而这4个环节各自对应相应 的菜单命令，可以单独分步执行，也就是分步编译。
四、RTL电路观察器
RTL电路观察器窗口
RTL电路观察器
双击结构图中的实例，可以展开此模块的下一级结构图
五、仿真设计文件
• 仿真的目的就是在软件环境下，验证电路的行为和设想
中的是否一致。
• FPGA/CPLD中的仿真分为功能仿真和时序仿真。功能仿
真着重考察电路在理想环境下的行为和设计构想的一致性， 时序仿真则在电路已经映射到特定的工艺环境后，考察器 件在延时情况下对布局布线网表文件进行的一种仿真。