数电实验芯片引脚图课品
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3.芯片管脚及功能
串行进
输出 允许 置入
Vcc位输出QA QB QC QD T LD
16 15 14 13 12 11 10 9 74LS161
1 2 3 4 5 6 78
Cr CP A B C D P GN
清除
数据输入 允许 D
数据输入 Vcc A3 B2 A2 A1 B1 A0 B0
16 15 14 13 12 11 10 9 74LS85
1G 1
B
2
1C3 3
1C2 4
1C1 5
1C0 6
1Y 7
GND 8
16 Vcc 15 2G 14 A 13 2C3 12 2C2 11 2C1 10 2C0 9 2Y
74LS153双四选 一
输
地址选择 使能
A
BĒ
C0
*
*1
*
0
00
C0
0
10
*
1
00
*
1
10
*
1 G1
6 C0 5 C1 4 C2 3
1 2 3 4 5 6 78
B3 A<B A=B A>B A>B A=B A<B GND
数据输入 联级输入
输出
输入
时清置 钟除数
P
T
X0XXX
1 0 XX
1 1 1 1
X110X
X11X0
输出 Qn
清除 置数 计数 不计数 不计数
Vcc NC H G NC NC Y
14 13 12 11 10 9 8 74LS30
4 13 QC 5 12 QD
6 11 CLK
7 10 S1
89
S0
74LS194管脚图
F1 F2 F3
2.用74LS161和74LS138及逻辑门产生脉冲序列
5V
6 19
5V
3 4
Dc0 r D1
LD
1 3 405
5 D2
6 D3
Q0 14 Q1 13
5V cp
7 10
P
2T
Q2 12 Q3 11
5V
74LS161
1 A0 2 A1 3 A2 5 E3 4 E2 6 E1
0
1 2 13 3 12 4 11
15 14 13 12 11 10 9 7
74LS138D VCC
5V
逻辑开关
74LS163D
X3 X4 X5 X6 2.5 V 2.5 V 2.5 V 2.5 V
X2 2.5 V
X1 2.5 V
U8A
74LS10D U9A
74LS10D
2.写出内容与步骤，画出逻辑图。 3.记录测得的数据，整理实验记录。 4.分析实验中故障的原因及排除方法。
1 0 000 0 1 1 1 1 1 1 1
74LS138 G2A G2B G1 Y7
1 0 001 1 0 1 1 1 1 1 1 1 0 010 1 1 0 1 1 1 1 1 1 0 011 1 1 1 0 1 1 1 1
1 2 3 456 7 8
1 0 100 1 1 1 1 0 1 1 1
VCC 5V
4321 U1
4321
15 1 10 9
A B C D
QA QB QC QD
3 2 6 7
3 4 5 6
A B C D
7 2
SL SR
9 10
S0 S1
1 11
~CLR CLK
QA QB QC QD
15 14 13 12
74LS194D
4 11 5
14
~CTEN ~LOAD ~U/D ~RCO
123 4567
A B C D E F GND
2). 74LS138
输入端 允许 选择
输 出 端 (低有效）
G1 G2 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
数据输出
Vcc Y0 Y1Y2 Y3 Y4Y5Y6 16 15 14 13 12 11 10 9
X 1 XXX 1 1 1 1 1 1 1 1 0 X XXX 1 1 1 1 1 1 1 1
同步加/减十进制计数器 74LS190管脚图
B1 QB
QA
允许G 加/减D/U
Qc QD GND 8
16 VCC A
CLK 串行时钟RC 最大/最小
置数PL C
9D
A B C D数据输入 QA QB QC QD输出
CLRHale Waihona Puke Baidu
右移串 行输入
A
B
C
D
左移串 行输入
GND
1 16 VCC 2 15 QA
3 14 QB
MAX/MIN CLK
13 12VCC
3
4
5V
5 6
A B C D
U3
QA QB QC QD
14 13 12 11
74LS190D
输入脉冲
7 10
ENP ENT
RCO 15
9 1
~LOAD ~CLR
2 CLK
U6
U5A 7400N
1 2 3
A B C
6 4 5
G1 ~G2A ~G2B
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
C3 B
VCC5V
16
Y1 7
8
A
2 14
入
数
据
输出
C1 C2 C3
Y
*
*
*
*
C1
*
*
C2
*
*
*
0
*
C0
*
C1
*
C2
C3 C3
三.实验内容与步骤
1.用74LS161和74LS85产生脉冲序列
5V
5V
19
3 4
D0cr D1
LD
6 10 345
9 11
14 1
B0 B1
B2 B3
5V A<B
7
F1
5 D2 6 D3
Q0 14 Q1 13
10 A0 12 A1
A=B 6 F2
5V cp
7 10 2
P T
Q2 12 Q3 11
74LS161
13 A2 15 A3
5V
2 3
a<b a=b
4 a>b
A>B 5 F3
74LS85
Q3 Q2 Q1 Q0
0 000 0 001 0 010 0 011 0 100 0 101 0 110 0 111 1 000 1 001 1 010 1 011
5 10 69 77
74LS138
Q3 Q2 Q1 Q0
74LS30
0 010 0 011
0 100
1
0 101
0 110
2
0 111
1 000
3
8 F1
1 1
001 010
4
1 011
5
1 100
1 101
F1 F2 F3
1
12 F2
F3 74LS10
VCC
U2
5V
U7
U4
DCD_HEX
DCD_HEX
ABC
使 能 端 输出 地 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 110 1 1 1 1 1 1 0 1
1 0 111 1 1 1 1 1 1 1 0
G1=1 G2=0器时译码正常工作
1. 1) 验证数据选择 器的功能。
74LS153是一个双4 选一数据选择器， 功能表见指导书 表5-10。
串行进
输出 允许 置入
Vcc位输出QA QB QC QD T LD
16 15 14 13 12 11 10 9 74LS161
1 2 3 4 5 6 78
Cr CP A B C D P GN
清除
数据输入 允许 D
数据输入 Vcc A3 B2 A2 A1 B1 A0 B0
16 15 14 13 12 11 10 9 74LS85
1G 1
B
2
1C3 3
1C2 4
1C1 5
1C0 6
1Y 7
GND 8
16 Vcc 15 2G 14 A 13 2C3 12 2C2 11 2C1 10 2C0 9 2Y
74LS153双四选 一
输
地址选择 使能
A
BĒ
C0
*
*1
*
0
00
C0
0
10
*
1
00
*
1
10
*
1 G1
6 C0 5 C1 4 C2 3
1 2 3 4 5 6 78
B3 A<B A=B A>B A>B A=B A<B GND
数据输入 联级输入
输出
输入
时清置 钟除数
P
T
X0XXX
1 0 XX
1 1 1 1
X110X
X11X0
输出 Qn
清除 置数 计数 不计数 不计数
Vcc NC H G NC NC Y
14 13 12 11 10 9 8 74LS30
4 13 QC 5 12 QD
6 11 CLK
7 10 S1
89
S0
74LS194管脚图
F1 F2 F3
2.用74LS161和74LS138及逻辑门产生脉冲序列
5V
6 19
5V
3 4
Dc0 r D1
LD
1 3 405
5 D2
6 D3
Q0 14 Q1 13
5V cp
7 10
P
2T
Q2 12 Q3 11
5V
74LS161
1 A0 2 A1 3 A2 5 E3 4 E2 6 E1
0
1 2 13 3 12 4 11
15 14 13 12 11 10 9 7
74LS138D VCC
5V
逻辑开关
74LS163D
X3 X4 X5 X6 2.5 V 2.5 V 2.5 V 2.5 V
X2 2.5 V
X1 2.5 V
U8A
74LS10D U9A
74LS10D
2.写出内容与步骤，画出逻辑图。 3.记录测得的数据，整理实验记录。 4.分析实验中故障的原因及排除方法。
1 0 000 0 1 1 1 1 1 1 1
74LS138 G2A G2B G1 Y7
1 0 001 1 0 1 1 1 1 1 1 1 0 010 1 1 0 1 1 1 1 1 1 0 011 1 1 1 0 1 1 1 1
1 2 3 456 7 8
1 0 100 1 1 1 1 0 1 1 1
VCC 5V
4321 U1
4321
15 1 10 9
A B C D
QA QB QC QD
3 2 6 7
3 4 5 6
A B C D
7 2
SL SR
9 10
S0 S1
1 11
~CLR CLK
QA QB QC QD
15 14 13 12
74LS194D
4 11 5
14
~CTEN ~LOAD ~U/D ~RCO
123 4567
A B C D E F GND
2). 74LS138
输入端 允许 选择
输 出 端 (低有效）
G1 G2 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
数据输出
Vcc Y0 Y1Y2 Y3 Y4Y5Y6 16 15 14 13 12 11 10 9
X 1 XXX 1 1 1 1 1 1 1 1 0 X XXX 1 1 1 1 1 1 1 1
同步加/减十进制计数器 74LS190管脚图
B1 QB
QA
允许G 加/减D/U
Qc QD GND 8
16 VCC A
CLK 串行时钟RC 最大/最小
置数PL C
9D
A B C D数据输入 QA QB QC QD输出
CLRHale Waihona Puke Baidu
右移串 行输入
A
B
C
D
左移串 行输入
GND
1 16 VCC 2 15 QA
3 14 QB
MAX/MIN CLK
13 12VCC
3
4
5V
5 6
A B C D
U3
QA QB QC QD
14 13 12 11
74LS190D
输入脉冲
7 10
ENP ENT
RCO 15
9 1
~LOAD ~CLR
2 CLK
U6
U5A 7400N
1 2 3
A B C
6 4 5
G1 ~G2A ~G2B
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
C3 B
VCC5V
16
Y1 7
8
A
2 14
入
数
据
输出
C1 C2 C3
Y
*
*
*
*
C1
*
*
C2
*
*
*
0
*
C0
*
C1
*
C2
C3 C3
三.实验内容与步骤
1.用74LS161和74LS85产生脉冲序列
5V
5V
19
3 4
D0cr D1
LD
6 10 345
9 11
14 1
B0 B1
B2 B3
5V A<B
7
F1
5 D2 6 D3
Q0 14 Q1 13
10 A0 12 A1
A=B 6 F2
5V cp
7 10 2
P T
Q2 12 Q3 11
74LS161
13 A2 15 A3
5V
2 3
a<b a=b
4 a>b
A>B 5 F3
74LS85
Q3 Q2 Q1 Q0
0 000 0 001 0 010 0 011 0 100 0 101 0 110 0 111 1 000 1 001 1 010 1 011
5 10 69 77
74LS138
Q3 Q2 Q1 Q0
74LS30
0 010 0 011
0 100
1
0 101
0 110
2
0 111
1 000
3
8 F1
1 1
001 010
4
1 011
5
1 100
1 101
F1 F2 F3
1
12 F2
F3 74LS10
VCC
U2
5V
U7
U4
DCD_HEX
DCD_HEX
ABC
使 能 端 输出 地 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 110 1 1 1 1 1 1 0 1
1 0 111 1 1 1 1 1 1 1 0
G1=1 G2=0器时译码正常工作
1. 1) 验证数据选择 器的功能。
74LS153是一个双4 选一数据选择器， 功能表见指导书 表5-10。