第七章触发器及时序电路
最新数字电路教案-阎石-第七章-时序逻辑电路
第7章 时序逻辑电路7.1 概述时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。
图7.1.1 时序逻辑电路的结构框图2、时序电路的分类 （1） 根据时钟分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。
异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。
（2）根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。
穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。
7.2 时序逻辑电路的分析方法时序电路的分析步骤：电路图 时钟方程、输出方程、驱动方程 状态方程 计算 状态表（状态图、时序图） 判断电路逻辑功能 分析电路能否自启动。
7.2.1 同步时序电路的分析方法 分析举例：[例7.2.1]7.2.2 异步时序电路的分析方法 分析举例：[例7.2.3] 7.3 计数器概念：在数字电路中，能够记忆输入脉冲CP 个数的电路称为计数器。
计数器累计输入脉冲的最大数目称为计数器的“模”，用M 表示。
计数器的“模”实际上为电路的有效状态。
计数器的应用：计数、定时、分频及进行数字运算等。
计数器的分类：(1)按计数器中触发器翻转是否同步分：异步计数器、同步计数器。
(2)按计数进制分：二进制计数器、十进制计数器、N 进制计数器。
(3)按计数增减分：加法计数器、减法计数器、加/减法计数器。
7.3.1 异步计数器X X Y 1Y m输入输出一、异步二进制计数器1、异步二进制加法计数器分析图7.3.1 由JK触发器组成的4位异步二进制加法计数器。
分析方法：由逻辑图到波形图（所有JK触发器均构成为T/触发器的形式，且后一级触发器的时钟脉冲是前一级触发器的输出Q），再由波形图到状态表，进而分析出其逻辑功能。
电工学概论习题答案第七章——电工习题及答案资料文档
7-1 填空题(1) 在多级放大电路中，常见的耦合方式有(阻容)耦合、(直接)耦合和(变压器)耦合三种方式。
(2) 阻容耦合放大电路，只能放大(交流)信号，不能放大(直流)信号；直接耦合放大电路，既能放大(直流)信号，也能放大(交流)信号。
(3) 直接耦合放大电路存在的主要问题是(各级静态工作点相互影响和零点漂移严重)，解决的有效措施是采用(差分)放大电路。
(4) 共集电极放大电路的主要特点是电压放大倍数(小于1但接近于1)、输入电阻(高)、输出电阻(低)。
(5) 共集电极放大电路，因为输入电阻高，所以常用在多级放大器的(第一)级，以减小信号在(内阻)上的损失，因为输出电阻低，所以常用于多级放大器的(最后)级，以提高(带负载)的能力。
(6) 差模信号是指两输入端的信号(大小相等、极性相反)的信号，共模信号是指两输入端的信号(大小相等、极性相同)的信号。
(7) 差模信号按其输入和输出方式可分为(双端输入双端输出)、(单端输入双端输出)、(双端输入单端输出)和(单端输入单端输出)四种类型。
(8) 交流负反馈有(电压串联负反馈)、(电流串联负反馈)、(电压并联负反馈)和(电流并联负反馈)四种类型。
(9) 对于一个放大器，欲稳定输出电压应采用(电压)负反馈、欲稳定输出电流应采用(电流)负反馈、欲提高输入电阻应采用(串联)负反馈、欲降低输出电阻应采用(电压)负反馈、欲降低输入电阻而提高输出电阻应采用(电流并联)负反馈。
(10) 正弦波振荡器振幅平衡条件是(||1AF =)、相位平衡条件是(2A F n ϕϕπ+= 0,1,2,n =±±)；正弦波振荡器四个基本组成部分是(基本放大器A)、(正反馈网络F)、(选频网络)和(稳幅环节)。
(11) 逻辑变量只有(逻辑1)和(逻辑0)两种对立的状态。
(12) 三种基本的逻辑运算是指(与)、(或)和(非)。
(13) 1+1=1是(或)运算，1+1=10是(二进制加法)。
触发器Flip-Flops和时序电路
组合逻辑电路组成，能够将输入信号向左或向右移动指定的位数。
时序电路的应用
数字逻辑控制
时序电路在数字逻辑控制中有着 广泛的应用，例如在计算机、数 字交换机、数控机床等设备中， 都需要使用时序电路来实现数字
逻辑控制。
通信技术
在通信技术中，时序电路被广泛 应用于数字信号处理、调制解调、
信道编码等领域。
自动控制
寄存器
寄存器是一种常见的触发器与时序电 路的组合，它由多个触发器组成，用 于存储二进制数据。
计数器
计数器是一种能够自动计数输入脉冲 个数的时序电路，它由多个触发器和 门电路组成。
05 触发器Flip-flops和时序 电路的优化与挑战
触发器Flip-flops的优化策略
减少功耗
通过降低时钟频率、使用低功耗设计 和工艺、以及优化时钟网络来降低功 耗。
触发器Flip-flops是数字逻辑电路 中的基本存储单元，用于存储二进 制状态（0或1）。
工作原理
触发器Flip-flops采用双稳态电路 ，通过时钟信号控制数据输入和 输出，实现状态的存储和切换。
触发器Flip-flops的类型
01
02
03
JK触发器
具有置0、置1、翻转和保 持四种功能，通过改变时 钟信号的相位实现不同操 作。
提高速度
通过优化触发器的结构、减少内部延 迟和传播延迟，以及采用更快的时钟 源来提高速度。
减小面积
通过优化设计、采用更小的单元尺寸 和更高效的布局布线技术来减小面积。
提高可靠性
通过采用冗余设计、错误检测和纠正 技术以及容错逻辑来提高可靠性。
时序电路的优化策略
优化时钟网络
通过减少时钟源的数量、降低时钟频率、 优化时钟分布和减少时钟偏斜来优化时钟
第7章习题详细解答
第7章习题解答7—1判断题（对的打√，不对的打×)1。
数字电路分为门电路和时序逻辑电路两大类。
（× )2。
边沿触发器和基本RS触发器相比，解决了空翻的问题.（×）3. 边沿触发器的状态变化发生在CP上升沿或下降沿到来时刻，其他时间触发器状态均不变。
（√）4. 基本RS 触发器的输入端就是直接置0端和直接置1端。
（√)23 的计数器。
（×）5。
3位二进制计数器可以构成模为16。
十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。
（√）7. 构成一个7进制计数器需要7个触发器。
（×）8．当时序电路存在无效循环时该电路不能自启动.( √)9。
寄存器要存放n位二进制数码时，需要n2个触发器。
(×）10．同步计数器的计数速度比异步计数器快。
（√）11。
在计数器电路中，同步置零与异步置零的区别在于置零信号有效时，同步置零还需要等到时钟信号到达时才能将触发器置零，而异步置零不受时钟的控制。
（√）12。
计数器的异步清零端或异步置数端在计数器正常计数时应置为无效状态。
（√）13。
自启动功能是任何一个时序电路都具有的。
（× )14。
无论是用置零法还是用置数法来构成任意N进制计数器时，只要置零或置数控制端是异步的,则在状态循环过程中一定包含一个过渡状态；只要是同步的，则不需要过渡状态。
（√）15。
用置零法或置位法可以设计任意进制的计数器.(×）7—2 由或非门组成的基本RS触发器如图7—38所示，已知R、S的电压波形，试画出与之对应的Q和Q的波形。
图7—38 题7-2图解:由或非门组成的基本RS触发器的特性表，可得该题的输出端波形如下图所示：或非门RS 触发器特性表 题7—2 波形图7—3由与非门组成的基本RS 触发器如图7-39所示，已知R 、S 的电压波形,试画出与之对应的Q 和Q 的波形。
图7-39 题7-3图解：由与非门组成的基本RS 触发器的特性表，可得该题的输出端波形如下图所示:与非门RS 触发器特性表 题7—3波形图7-4已知如图7-40所示的各触发器的初始状态均为0，试对应画出在时钟信号CP 的连续作用下各触发器输出端Q 的波形。
时序电路的基本单元
时序电路的基本单元1. 引言时序电路是一种特殊的数字逻辑电路，用于处理和控制电子信号的时间顺序。
它由多个基本单元组成，每个基本单元的功能是将输入信号转换为输出信号，并且输出信号的状态与输入信号相关联。
本文将重点介绍时序电路的基本单元，包括触发器和计数器。
2. 触发器触发器是时序电路中最基本的单元之一，用于存储和延迟电子信号。
它有几种常见的类型，包括RS触发器、D触发器、JK触发器和T触发器。
2.1 RS触发器RS触发器是最简单的触发器之一，由两个交叉连接的非门（或异或门）和两个输入引脚（R和S）组成。
它可以存储一个位的状态，并且根据输入信号的状态进行状态转换。
当R和S输入信号同时为0时，RS触发器保持不变；当R=0、S=1时，RS触发器将输出1；当R=1、S=0时，RS触发器将输出0；当R和S同时为1时，RS触发器将进入禁止状态。
2.2 D触发器D触发器是广泛应用于数字系统中的最常用触发器之一。
它具有一个数据输入引脚（D）和一个时钟输入引脚（CLK），用于控制输入信号何时被存储。
D触发器工作原理如下：当时钟信号从低电平变为高电平时，将输入引脚（D）的值写入触发器，并将其存储为输出信号。
当时钟信号从高电平变为低电平时，触发器的输出信号保持不变。
2.3 JK触发器JK触发器是一种改进型的RS触发器，具有三个输入引脚（J、K和CLK）和两个输出引脚（Q和Q’）。
JK触发器的状态转换逻辑如下：•当J=0、K=0时，JK触发器保持不变；•当J=0、K=1时，JK触发器输出为0；•当J=1、K=0时，JK触发器输出为1；•当J=1、K=1时，JK触发器的输出将与前一个状态相反。
2.4 T触发器T触发器是一种特殊的JK触发器，具有一个输入引脚（T）和一个时钟输入引脚（CLK）。
T触发器的状态转换逻辑如下：•当T=0时，T触发器保持不变；•当T=1时，T触发器的输出将与前一个状态相反。
3. 计数器计数器是一种用于计算和存储电子信号总量的时序电路。
【电工基础知识】时序逻辑电路
【电⼯基础知识】时序逻辑电路时序逻辑电路定义时序逻辑电路主要由触发器构成。
在理论中，时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输⼊，还与前⼀时刻输⼊形成的状态有关。
这跟相反，组合逻辑的输出只会跟⽬前的输⼊成⼀种函数关系。
换句话说，时序逻辑拥有储存器件（）来存储信息，⽽组合逻辑则没有。
从时序逻辑电路中，可以建出两种形式的：：输出只跟内部的状态有关。
（因为内部的状态只会在时脉触发边缘的时候改变，输出的值只会在时脉边缘有改变）：输出不只跟⽬前内部状态有关，也跟现在的输⼊有关系。
时序逻辑因此被⽤来建构某些形式的的，延迟跟储存单元，以及有限状态⾃动机。
⼤部分现实的电脑电路都是混⽤组合逻辑跟时序逻辑。
按“功能、⽤途”分为：1. 寄存器；2. 计数（分频）器；3. 顺序（序列）脉冲发⽣器；4. 顺序脉冲检测器；5. 码组变换器；寄存器定义寄存器：能够暂时存放数码、指令、运算结果的数字逻辑部件，称为寄存器。
寄存器的功能是存储，它是由具有存储功能的组合起来构成的。
⼀个触发器可以存储1位⼆进制代码，故存放n位⼆进制代码的寄存器，需⽤n个触发器来构成。
[1]按照功能的不同，可将寄存器分为基本寄存器和两⼤类。
基本寄存器只能并⾏送⼊数据，也只能并⾏输出。
移位寄存器中的数据可以在移位脉冲作⽤下依次逐位右移或左移，数据既可以并⾏输⼊、并⾏输出，也可以串⾏输⼊、串⾏输出，还可以并⾏输⼊、串⾏输出，或串⾏输⼊、并⾏输出，⼗分灵活，⽤途也很⼴。
[1]知识点概述：1、寄存器，就是能够记忆或存储0和1数码的基本部件。
通常都是由各种触发器和门电路来构成的。
2、寄存器分为仅能存储0和1数码的数码寄存器，和既能存储数码同时也能实现数码的左移或右移的寄位移寄存器。
3、在实际中，通常使⽤集成寄存器。
本节讲解了寄存器的电路构成、⼯作原理、对74LS194双向移位寄存器的使⽤进⾏了介绍。
4、有点寄存器具有左移右移的功能寄存器电路如下：（1）由四个D触发器构成，因为每⼀个D触发器可以存放1位⼆进制信息，所以上述电路的寄存器可存放⼀个4位⼆进制数码，⼀般也把这种寄存器称为数码寄存器。
数字电路 第七章 时序逻辑电路
/0 001
/0
010 /0
101
100 /1 /0
011
结论:该电路是一个同步五进制( ⑥ 结论:该电路是一个同步五进制(模5)的加 法计数器,能够自动启动, 为进位端. 法计数器,能够自动启动,C为进位端.
§7.3 计数器
7.3.1 计数器的功能和分类
1. 计数器的作用
记忆输入脉冲的个数;用于定时,分频, 记忆输入脉冲的个数;用于定时,分频,产 生节拍脉冲及进行数字运算等等. 生节拍脉冲及进行数字运算等等.
1 0 1 0 1 0 1 0
3. 还可以用波形图显示状态转换表. 还可以用波形图显示状态转换表.
CP Q0 Q1 Q2
思考题: 思考题:试设计一个四位二进制同步加法计数 器电路,并检验其正确性. 器电路,并检验其正确性.
7.3.4 任意进制计数器的分析
例:
Q2 J2 Q2 K2 Q1 J1 Q1 K1 Q0 J0 Q0 K0
第七章 时序逻辑电路
§7.1 概述 §7.2 时序逻辑电路的分析方法 §7.3 计数器 §7.4 寄存器和移位寄存器 §7.5 计数器的应用举例
§7.1Байду номын сангаас概述
在数字电路中, 在数字电路中,凡是任一时刻的稳定 输出不仅决定于该时刻的输入,而且还和 输出不仅决定于该时刻的输入,而且还和 电路原来的状态有关者 电路原来的状态有关者,都叫做时序逻辑 电路,简称时序电路 时序电路. 电路,简称时序电路. 时序电路的特点:具有记忆功能. 时序电路的特点:具有记忆功能.
下面将重点 讨论蓝颜色 电路—移位 电路 移位 寄存器的工 寄存器的工 作原理. 作原理. D0 = 0 D1 = Q0 D2 = Q1 D3 = Q2
电子操作模块教学实施大纲
常州冶金技师学院教育标准中级工业电气维修技术专业《电子操作》模块教学实施大纲CYJ 03.04（1）—20091. 模块的性质和内容电子技术基础是电气类专业的一门专业基础课。
在内容上主要讲述模拟电子线路和数字电路及其应用。
考虑到专业课的现实需要和发展，对集成运算放大器、数字电路的基本知识和应用要重点介绍。
教学中应注意的问题：本模块是一门实践性和技术理论性都较强的模块，在教学过程中应根据教学大纲的要求，结合技工学校学生的特点，贯彻理论联系实际的教学原则。
2. 模块的任务和要求通过本模块的学习，使学生：(1)了解晶体二极管、三极管等器件的基本构造、工作原理、特性和应用，掌握集成运放和数字电路的基本知识及应用。
(2)理解电子、电气技术和设备中常用的放大电路，单相、三相整流电路，了解可控整流电路的基本形式、工作原理和有关的分析方法。
(3)掌握常用元器件的识别，完成收音机、稳压电源的安装。
3．教学中应注意的问题(1)本学期重点讲述放大电路、集成运算放大器、数字电路的基本知识和应用。
(2)在内容叙述上，一般不要求定量分析。
对单相、三相整流、晶闸管可控整流要注意避免不必要的重复，突出其区别，以加深印象；(3)注意加强课堂演示，以实践为主。
4．教学设备条件元器件万用表示波器低频信号发生器电子实验台等二、电子操作模块表详见附表1—1、附表1—2 、附表1—3、附表1—4_______________________________________________________________________ 常州冶金技师学院2009-07-01批准 2009-09-01实施CYJ 03.04（1）—2009附表1—1 编号WZ –06 电子操作模块CYJ 03.04（1）—2009附表1—2 编号WZ –06 电子操作模块CYJ 03.04（1）—2009 附表1—3 编号WZ –06 电子操作模块CYJ 03.04（1）—2009 附表1—4 编号WZ –06 电子操作模块CYJ 03.04（1）—2009模块一元器件识别教学要求：1理解PN结的特性。
时序电路的基本单元
时序电路的基本单元时序电路的基本单元时序电路是指由各种逻辑门组成的电路，它能够根据时钟信号的变化来控制信息的传输和处理。
时序电路中最基本的单元是触发器和计数器。
一、触发器触发器是一种存储器件，它能够在时钟信号的作用下，在两个稳定状态之间切换。
常见的触发器有SR触发器、D触发器、JK触发器等。
1. SR触发器SR触发器有两个输入端S和R，一个输出端Q和另一个输出端Q'。
当S=0且R=0时，保持原来状态不变；当S=1且R=0时，输出Q=1；当S=0且R=1时，输出Q'=1；当S=1且R=1时，无法确定输出状态。
2. D触发器D触发器只有一个数据输入端D、一个时钟输入端CLK和一个输出端Q。
在每个上升沿或下降沿（取决于具体型号）时，将数据输入D存储到输出Q中。
3. JK触发器JK触发器有两个输入端J和K、一个时钟输入端CLK和一个输出端Q。
当J=K=0时，保持原来状态不变；当J=1且K=0时，输出Q=1；当J=0且K=1时，输出Q'=1；当J=K=1时，输出状态取反。
二、计数器计数器是一种能够在时钟信号的作用下实现计数的电路。
常见的计数器有二进制计数器、BCD计数器、环形计数器等。
1. 二进制计数器二进制计数器是一种能够进行二进制加法运算的电路。
它由多个触发器组成，每个触发器代表一个二进制位。
在每个时钟脉冲到来时，最低位加1，如果溢出，则将更高位加1。
2. BCD计数器BCD计数器是一种能够进行BCD码加法运算的电路。
它由多个触发器组成，每四个触发器代表一个十进制位。
在每个时钟脉冲到来时，最低位加1，如果溢出，则将更高位加1，并将溢出标志置为1。
3. 环形计数器环形计数器是一种能够循环地进行数字序列输出的电路。
它由多个触发器组成，在每个时钟脉冲到来时，依次输出各个数字，并在最高位和最低位之间形成一个环形结构。
结语以上介绍了时序电路中最基本的单元——触发器和计数器。
它们能够实现存储、计数和序列输出等功能，是时序电路中不可或缺的组成部分。
第七章 几种常用的时序逻辑电路试题及答案
第七章 几种常用的时序逻辑电路一、填空题1.（9-1易）与组合逻辑电路不同，时序逻辑电路的特点是：任何时刻的输出信号不仅与____________有关，还与____________有关，是______（a.有记忆性b.无记忆性）逻辑电路。
2.（9-1易）触发器是数字电路中______（a.有记忆b.非记忆）的基本逻辑单元。
3.（9-1易）在外加输入信号作用下，触发器可从一种稳定状态转换为另一种稳定状态，信号终止，稳态_________（a.不能保持下去 b. 仍能保持下去）。
4.（9-1中）JK 触发器是________（a.CP 为1有效b.CP 边沿有效）。
5.（9-1易）1n n n Q J Q K Q +=+是_______触发器的特性方程。
6.（9-1中）1n n Q S RQ +=+是________触发器的特性方程，其约束条件为___________。
7.（9-1易）1n n n Q T Q T Q +=+是_____触发器的特征方程。
8. （9-1中）在T 触发器中，若使T=____，则每输入一个CP ，触发器状态就翻转一次，这种具有翻转功能的触发器称为'T 触发器，它的特征方程是________________。
9.（9-1难）我们可以用JK 触发器转换成其他逻辑功能触发器，令 __________________，即转换成T 触发器；令_______________， 即转换为'T 触发器；令________________，即转换成D 触发器。
10.（9-1难）我们可以用D 触发器转换成其他逻辑功能触发器，令 __________________，即转换成T 触发器；令_______________， 即转换为'T 触发器。
11.（9-2易）寄存器存放数据的方式有____________和___________；取出数据的方式有____________和___________。
时序逻辑电路本章要求理解时序电路的一般组成特点
时序逻辑电路本章要求理解时序电路的一般组成特点时序电路的组成特点主要包括以下几个方面：1.触发器：触发器是时序电路中的基本构建模块，用于存储和改变电路的状态。
它能够在每个时钟脉冲到来时根据输入信号的状态决定是否改变其输出状态。
典型的触发器有SR触发器、D触发器、JK触发器等。
触发器之间的连接形成了电路的状态转移路径，决定了电路的操作方式。
2.计数器：计数器是时序电路的重要组成部分，用于计数输入信号的频率或周期。
它可以通过触发器和逻辑门来实现，根据输入信号的作用方式可分为同步计数器和异步计数器。
同步计数器在每个时钟脉冲到来时更新其状态，而异步计数器则可以根据外部的控制信号随时改变其状态。
3.时钟：时钟是时序电路中的重要组成部分，用于控制电路的状态转换和事件发生的时间。
它通常是一个固定频率的方波信号，用于同步触发器和计数器的操作。
时钟信号的频率决定了电路处理事件的速度和精度。
4.状态转移：时序电路的状态转移是指电路在每个时钟脉冲到来时的状态变化。
触发器之间的连接形成了状态转移路径，其中一个触发器的输出作为另一个触发器的输入。
通过合理的连接方式和状态转移逻辑，时序电路可以实现复杂的状态转移功能。
5.有限状态机：时序电路常常被用来实现有限状态机。
有限状态机是一种描述具有有限个状态和状态之间的转移关系的模型。
通过触发器和逻辑门的组合，可以实现不同的状态转移和状态控制逻辑。
总之，时序逻辑电路是一种重要的电子电路，它由触发器、计数器和时钟等组件组成，能够处理事件按顺序发生的情况。
它的组成特点包括触发器、计数器、时钟、状态转移和有限状态机等，广泛应用于各个领域的数字电子系统中。
对时序电路的理解对于设计和分析数字电子系统非常重要。
第七章触发器及时序电路
第七章触发器及时序电路第一节RS触发器一、填空题1触发器具有_______ 个稳定状态，在输入信号消失后，它能保持 __________ 不变。
2、“与非”门构成的基本RS触发器，输入端是 ____________ 和_____________ ；输出端是 _____________ 和_____________________ ，将 _____________ 称为触发器的0状态，称为触发器的1状态。
3、“与非”门构成的基本RS触发器R D =1，S D =0时，其输出状态为 ____ 。
4、触发器电路中，R D端、S D端可以根据需要预先将触发器____________ 或_______ ，而不受的同步控制。
5、同步RS 触发器状态的_________ 与___________ 同步。
二、判断题（正确的在括号中打“，错误的打“X” ））1、触发器只需具备两个稳态功能，不必具有记忆功能。
2、基本RS触发器要受时钟的控制。
3、Q n+1表示触发器原来所处的状态，即现态。
4、当CP处于下降沿时，触发器的状态一定发生翻转。
二、绘图题1、设“与非”门组成的基本RS触发器的输入信号波形如图所示，试在输入波形下方画出Q和Q端的信号波形。
R ----- ----------------------QQ2、已知同步RS触发器的S、R、CP脉冲波形如图所示。
试在它们下方画出Q端的信号波形（设触发器的初始状态为0）R -------------- ---------Q第二节JK触发器一、填空题1、在时钟脉冲的控制下，JK触发器根据输入信号J、K的不同情况，具有______、、和功能。
2、在时钟脉冲下，JK触发器输入端J = 0、K = 0时，触发器状态为_________ ; J= 0、K = 1时，触发器状态为 ________ ; J= 1、K = 0时，触发器状态为_______ ;J= 1、K = 1时，触发器状态随CP脉冲的到来而。
第7章 触发器与时序逻辑电路
维持阻塞 D 触发器具有在时钟脉冲上升沿触发的持点，
其逻辑功能为：输出端Q的状态随着输入端D的状态而变 化，但总比输入端状态的变化晚一步，即某个时钟脉冲
来到之后Q的状态和该脉冲来到之前D的状态一样。即有：
Qn+1=D C上升沿时刻有效
逻辑符号
1
SD D C RD Q
波形图
2 3 4 C D
Q
Q
7.1.3 主从JK触发器
J CP K
&S1 C1 &R1
SD 主 Q S2 1 触 C2 发 器 Q R2 1 RD
从 Q 触 2 发 器 Q 2
Q Q
1
（ 2 ） J=0 、 K=1 。设触发器的初始状态为 0 ，此时主触发器 的R1=0、S1=0 ，在C=1时主触发器保持0状态不变；当C从1 变0时，由于从触发器的R2=1、S2=0，也保持为0状态不变。 如果触发器的初始状态为1，则由于R1=1、S1=0，在C=1时将 主触发器翻转为 0 状态；当 C 从 1 变 0 时，从触发器状态也翻 转为0状态。可见不论触发器原来的状态如何，当J=0、K=1 时，输入时钟脉冲C后，触发器的状态均为0状态。
J CP K
&S1 C1 &R1
SD 主 Q S2 1 触 C2 发 器 Q R 1 RD 2
从 Q 触 2 发 器 Q 2
Q Q
1
（ 4 ） J=1 、 K=1 。设触发器的初始状态为 0 ，此时主触发器 的R1=0、S1=1 ，在C=1时主触发器翻转为1状态；当C从1变0 时，由于从触发器的 R2=0 、S2=1，翻转为 1 状态。如果触发 器的初始状态为1，则由于R1=1、S1=0，在C=1时将主触发器 翻转为0状态；当C从1变0时，由于从触发器的R2=1、S2=0， 从触发器状态也翻转为 0状态。可见不论触发器原来的状态 如何，当J=1、K=1时，输入时钟脉冲C后，触发器的状态必 定与原来的状态相反。由于每来一个时钟脉冲C触发器状态 翻转一次，所以这种情况下的JK触发器具有计数功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第七章触发器及时序电路
第一节RS触发器
一、填空题
1、触发器具有个稳定状态，在输入信号消失后，它能保持不变。
2、“与非”门构成的基本RS触发器，输入端是和；
输出端是和，将称为触发器的0状态，称为触发器的1状态。
3、“与非”门构成的基本RS触发器R D =1，S D =0时，其输出状态为。
4、触发器电路中，R D端、S D端可以根据需要预先将触发器或，而不受的同步控制。
5、同步RS触发器状态的与同步。
二、判断题（正确的在括号中打“√√”，错误的打“×”）
（）1、触发器只需具备两个稳态功能，不必具有记忆功能。
（）2、基本RS触发器要受时钟的控制。
（）3、Q n+1表示触发器原来所处的状态，即现态。
（）4、当CP处于下降沿时，触发器的状态一定发生翻转。
二、绘图题
1、设“与非”门组成的基本RS触发器的输入信号波形如图所示，试在输入波形下方画出Q
和
_
Q端的信号波形。
2、已知同步RS触发器的S、R、CP脉冲波形如图所示。
试在它们下方画出Q端的信号波形。
（设触发器的初始状态为0）
第二节JK触发器
一、填空题
1、在时钟脉冲的控制下，JK触发器根据输入信号J、K的不同情况，具有
、、和功能。
2、在时钟脉冲下，JK触发器输入端J＝0、K＝0时，触发器状态为；J＝0、K＝1时，触发器状态为；J＝1、K＝0时，触发器状态为；
J＝1、K＝1时，触发器状态随CP脉冲的到来而。
二、选择题（将正确答案的序号填入括号中）
1、JK触发器不具备（）功能。
A、置0
B、置1
C、计数
D、模拟
2、JK触发器的特征方程为（）。
A、Q n+1＝J Q n + K Q n
B、Q n+1＝J Q n + K Q n
C、Q n+1＝J Q n + KQ n
D、Q n+1＝JQ n + K Q n
3、当（）时，触发器翻转，每来一个CP脉冲，触发器的状态都要改变一次。
A、J＝0，K＝0
B、J＝0，K＝1
C、J＝1，K＝0
D、J＝1，K＝1
三、绘图题
1、边沿JK触发器输入波形如图所示，试画出Q和Q波形。
设触发器的初始状态Q＝0。
2、电路及输入波形如图所示，触发器初态均为0，试画出Q0、Q1、F的波形。
第三节D触发器和T触发器
一、填空题
1、在时钟脉冲的控制下，D触发器具有的功能。
2、在CP脉冲到来后，D触发器的状态与其的状态相同。
3、在时钟脉冲控制下T触发器具有功能。
4、T触发器受T端输入信号控制，T＝时，不计数；T＝时计数，因此，它是一种可控的计数器。
二、选择题（将正确答案的序号填入括号中）
（）1、触发器是JK触发器在J≠K条件下的特殊情况的电路。
A、D
B、T
C、RS
（）2、触发器是JK触发器在J＝K条件下的特殊情况的电路。
A、D
B、T
C、RS
（）3、T触发器是一种可控制的触发器。
A、计数
B、不计数
C、基本
三、绘图题
1、负边沿触发型JK触发器组成的D触发器的输入端CP、D的波形如图所示，试画出输出波形Q。
（设初态Q＝0）
2、边沿型T触发器输入端CP、T的波形如图所示。
已知是下降沿触发，试画出输出波形Q。
（设初态Q＝0）
第四节寄存器
一、填空题
1、寄存器是一种用来暂时存放数码的数字逻辑部件，主要由构成。
2、寄存器中，一个触发器可以存放位二进制代码，要存放N位二进制代码，就要有个触发器。
3、寄存器分为和。
4、寄存器存放数码的方式有和两种；从寄存器取出数码的方式有和两种。
5、寄存器主要由构成，它具有、和
原有数码的功能。
6、寄存器的逻辑功能为、、和数据、。
二、选择题（将正确答案的序号填入括号中）
（）1、是一种用来暂时存放一位二进制数码的数字逻辑部件。
A、编码器
B、译码器
C、寄存器
（）2、移位寄存器除具有存放数码的功能外，还具有的功能。
A、移位
B、编码
C、译码
（）3、移位寄存器分为和。
A、单向移位寄存器
B、右移寄存器
C、左移寄存器
D、双向移位寄存器
（）4、双向移位寄存器中的数码既能，又能。
A、上移
B、下移
C、左移
D、右移
三、综合题
1、如图所示的寄存器，初态Q3Q2Q1Q0＝0000，串行输入端D SL输入的数据为1101，试列出在连续四个CP脉冲作用下寄存器的状态表。
3、图所示的移位寄存器的初始状态为1111，当第二个CP脉冲到来后，寄存器中保存的数码
是什么？试画出连续四个CP脉冲作用下，Q3、Q2、Q1、Q0各端的波形图。
第五节计数器
一、填空题
1、计数器除了用于计数外，还用作、和等。
2、计数器按计数的进制不同，可分为、和计数器。
3、计数器按计数过程中数字的增减可分为、和。
二、判断题（正确的在括号中打“√”，错误的打“×”）
（）1、数字电路中，任何进制都是以二进制为基础的。
（）2、在异步计数器中，当时钟脉冲到达时，各触发器的翻转是同时发生的。
（）3、可逆计数器既能作加法计数，又能作减法计数。
（）4、计数器计数前不需要先清零。
三、绘图题
1、试分析图所示的计数器，若初始状态为0，请列出在计数脉冲CP作用下的工作状态表，画出工作波形图。
它是多少进制的计数器？
2、试分析图所示电路的逻辑功能，并按CP脉冲的顺序，列出输出端Q2、Q1、Q0的状态表，它是何种类型的计数器？
3、如图所示，设初始状态Q2、Q1、Q0为000。
（1）试画出在脉冲CP作用下Q2、Q1、Q0的波形；
（2）根据波形分析该电路具有什么功能？
第六节数－模（D／A）与模－数（A／D）转换器简介
一、填空题
1、4位倒T形电阻网络DAC由、、、和
组成。
2、双积分型A／D转换器工作原理可由和来描述，它具有、、等特点。
3、模－数转换器ADC通常要通过、、、四个步骤来完成。
二、判断题（正确的在括号中打“”，错误的打“”）
（）1、把模拟信号转换成数字量的过程称数－模转换。
（）2、数模转换的方法有正T形和倒T形电阻网络DAC。
（）3、T形电阻网络由2R和3R电阻构成。
（）4、倒T形电阻网络DAC具有静态性能好，转换速度快的优点。
（）5、通过采样，一个在时间上连续变化的模拟信号就转换为随时间断续变化的脉冲信号。
（）6、模拟信号经过采样－保持电路后，输出信号电压波形为三角形。
（）7、双积分A／D只适用对直流电压或缓慢变化的模拟电压进行A／D转换。
三、计算题
1、如图所示的倒T形电阻DAC，若U REF＝－10V，当输入如下数字信号时，输出电压u0＝？（1）D1＝0001；
（2）D2＝1010；
（3）D3＝1111。
2、双积分型A／D转换器如图7-13所示，其中计算器为8位（由F0~F7组成），CP脉冲的频率为1MHz，U REF＝－10V。
（1）计算U i＝3.75V时，第一次和第二次积分时间T1和T2，说明转换完成后计数器状态；（2）计算U1＝2.5V时，第一次和第二次积分时间T1和T2，说明转换完成后计
数器状态；。