数电课设 信号发生器

摘要

脉冲信号发生器的原理主要分为四部分，即正弦波的产生，方波的变换，分频电路和倍频电路，并由这四部分最终产生三种不同频率的信号，其要点在于电路的线路连接及焊接。通过设计体会理论与实际结合的重要性。

关键字：正弦发生多谐振荡器降频电路锁相环

一，设计任务和要求

二，系统设计

2,1 系统要求

运用所学到的数电和模电知识查找到的资料结合实际，设计原理图，焊接元器件，要求满足课设课题要求。

2.2 方案设计

先由文氏振荡电路产生1KHZ的正弦波信号,此为第一路输出。再通过555组成的多谐振荡器产生1KHZ矩形波，此为第二路输出。经过74LS160D计数器降频可以产生100HZ的矩形波，此为第三路输出。100HZ的矩形波由CD4046BE和CD4518BE组成的锁相环升频电路变成10KHZ，此为第四路输出。用四个开关控制1KHZ正弦信号，1KHZ 方波信号，100HZ方波信号，10KHZ方波信号。每一路的输出都有一个二极管指示。

2.3 系统原理图：

（锁相环与开关部分由于Multisim版本较低，在图形上不能体现出来。）

2.4 系统工作原理

产生预期1KHZ正弦波信号，再将正弦波转换为同频率的方波，然后降频到100HZ，每一步的信号产生都有各种可选方案，比如正弦波的产生就有：利用ICL8038产生正弦波，石英晶体正弦振荡器电路，电感三点式振荡电路。方波转换电路有：利用施密特触发器，利用滞回比较器，，利用555组成的单稳态及多谐振荡器。由于电路设计中要求用100HZ的脉冲信号产生10KHZ的脉冲信号，因此，我们用锁相环CD4046BE和CD4518BE计数器构成频率变化100倍的变频电路。

根据每一部分的设计方案，我们最终设计的方案为：RC振荡电路，多谐振荡器，74LS160D计数器设计的同步十进制加法计数器降频电路和CD4046BE与CD4518BE设计的锁相环升频电路。

原理方框图如下

三，单元电路设计

3.1 RC 正弦发生器

3.1.1 电路结构及工作原理

正弦波振荡的平衡条件为AF=1。正弦波振荡电路必须由四部分组成，分别为放大电路、选频网络、正反馈网络和稳幅环节。当f=f

。

时Uf与Uo同相，此时F=1∕3。从而A=Au=3，即可构成正弦波振荡电路。

根据起振条件和幅值平衡条件

Au=Uo∕Up=1+R4∕R3≥3

所以R4的取值略大于2R3

若使产生正弦波的频率为1khz，则电阻电感的值为

R1=R2=480欧母C1=C2=0.33uf

3.1.2 电路仿真

3.1.3元器件的选择及参数确定

C=C1=C2=10nf C3=300pf

R1=18 kΩ, R2=2.4 kΩ, R3=R4=R5=10 kΩ

3.2 555定时器组成的多谐振荡器

3.2.1 电路结构及工作原理

通电源后,当Vc上升到2Vcc/3时，使Vo为低电平，同时放电三极管T导通，此时电容C通过R2和T放电，Vc下降。当Vc下降到Vc/3时，Vo翻转为高电平。电容器C放电所需的时间为

T1=R7Cln2=0.7R7C

当放电结束后，T截止，Vcc将通过R1，R2向电容器C充电，Vc由Vcc/3上升到2Vcc/3所需的时间为

Th=(R5+R7)Cln2=0.7(R5+R7)C

其振荡频率为

F=1/(T1+TP)=1.43/(R5+2R7)C

3.2.2 电路仿真

3.3 74LS160D 计数器降频电路

3.3.1电路结构及工作原理

将1KHZ的脉冲降频为100HZ的脉冲信号需要利用十进制计数器降频率低，其中1KHZ的脉冲作为计数器CLK信号，十进制计数器的进位信号作为输出脉冲，则输出脉冲频率为100HZ。

3.3.2 电路仿真

元器件的选择及参数确定

4

选用74ls160D,74LS00D,输入端接1 kHz脉冲信号。

3.4 锁相环倍频电路

3.4.1电路结构及工作原理

锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由相位比较器（PC）、压控振荡器（VCO）。

低通滤波器三部分组成，如图所示。

压控振荡器的输出Uo 接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud 大小决定。施加于相位比较器另一个输入端的外部输入信号Ui 与来自压控振荡器的输出信号Uo 相比较，比较结果产生的误差输出电压UΨ正比于Ui 和Uo 两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。这个平均值电压Ud 朝着减小VCO 输出频率和输入频率之差的方向变化，直至VCO 输出频率和输入信号频率获得一致。

这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

当锁相环入锁时，它还具有“捕捉”信号的能力，VCO 可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO 锁定在这个频率上。锁相环应用非常灵活，如果输入信号频率f1 不等于VCO 输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046BE是通用的CMOS 锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0 为10kHz下功耗仅为600μW，属微功耗器件。

CD4046BE内部还有线性放大器和整形电路，可将14 脚输入的100mV 左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。源跟踪器是增益为1的放大器，VCO 的输出电压经源跟踪器至10 脚作FM 解调用。齐纳二极管可单独使用，其稳压值为5V，若与TTL 电路匹配时，可用作辅助电源。

综上所述，CD4046BE 工作原理如下：输入信号Ui 从14 脚输入后，经放大器A1 进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3 开关K 拨至2 脚，则比较器Ⅰ将从3 脚输入的比较信号Uo 与输入信号Ui 作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。UΨ经R3、R4 及C2 滤波后得到一控制电压