数字集成电路复习总结

逻辑努力：F=G来自百度文库H

第六章 CMOS组合逻辑门：其他门电 路

有比逻辑：

电阻负载： 伪NMOS：VM VIH、VIL、NMH、NML的计算 差分级联电压开关逻辑（逻辑电路设计和识别） 阈值电压损失及解决方法 互补传输管逻辑：电路设计

传输晶体管逻辑（电路设计）



动态CMOS门电路

加法器

十一章 设计运算功能块

超前进位加法器

点运算公式 11.4 加法树（对应点运算的公式） 基2-（基4-）GP点运算的电路实现（4位加法器的 进位逻辑表达式），图11.21 11.23 11.24 定义：阵列乘法器，部分积 波兹编码乘法器 保留进位乘法器 Wallace树乘法器
Lcrit >> tpgate/0.38rc

导线的rc延时只有在输入信号的上升（下降）时间 小于RC时才予以考虑，即trise < RC

如果不满足上式，信号的变化将慢于导线带来的延迟， 因此采用集总电容模型就够了
© MJIrwin, PSU, 2000
第五章 CMOS反相器

电压转移特性（VTC）：不同区域pmos、 nmos工作状态

乘法器：



十一章 设计运算功能块

移位器

基本结构：传输管 图11.36 桶形移位器：图11.37 对数移位器：图11.38

反向门阈值（中点）电压VM的近似计算 VIH、VIL的计算 NMH、NML的计算

一阶动态分析模型

等效电阻、负载电容
第六章 CMOS组合逻辑门

CMOS组合逻辑门设计


上拉网络，下拉网络 静态特性：VM VIH、VIL、NMH、NML的计算 根据参考反相器，确定每个MOS管宽度（电阻等效 匹配） 动态特性：Elmore公式 路径努力 每级努力

电路结构和基本原理及特点 电路设计（使用上拉网络和下拉网络） 存在的问题及解决方法 为什么不能直接级联 Domino逻辑 np-CMOS逻辑

动态CMOS门电路的级联



十一章 设计运算功能块

二进制加法器：

半加器 Generate Propagate Delete信号的电路） 全加器，镜像加法器 逐位加法器 曼切斯特进位链加法器例子11.2 进位旁路加法器 线性进位选择加法器 超前进位加法器
nmos，pmos 晶体管工作区，电流公式 等效电阻，电容计算 闩锁效应 相关的参数和公式
第四章 互连线

互连线的模型：

集总电容，集总RC(电阻-电容），分布rc模型 平板 侧面 方块（薄层）电阻
寄生电容:



电阻：


Elmore 公式
关于导线延迟的两个设计规则

导线的rc延时只有在近似或者超过驱动门的tpgate， 即tpRC >> tpgate时才予以考虑，此规则定义了一个 临界长度
复习总结
第二章 制作工艺

不同工艺层的作用 自对准工艺 设计规则：
设计规则

版图设计工程师和工艺工程师之间的接口 指导构造工艺掩模板 单位尺寸：最小线宽（版图中使用的单位） 可按比例变化的规则：lambda （λ）参数 绝对尺寸：微米规则
第三章 器件


MOS晶体管