数字电路实验报告 2n进制异步加法计数器
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路实验报告
2n进制异步加法计数器
每一级触发器均组成T’触发器，即Qn+l=Qn，故JK触发器J=K=1；D触发器D=Q n 最低位触发器每来一个时钟脉冲翻转一次，低位由l-0时向高位产生进位，高位翻转。对下降沿触发的触发器，其高位的CP端应与其邻近低位的原码输出Q端相连，即CPm=Qm-1，；对上升沿触发的触发器，其高位的CP端应与其邻近低位的反码输出Q端相连，即CP=Qm-1。
D触发器构成上升沿触发异步3位二进制加法计数器:
电路图：
结果图：
JK下降沿触发异步3位二进制加法计数器：
电路图：
结果图：
2n进制异步减法计数器
每级触发器仍组成T’触发器。最低位触发器每来一个时钟脉冲翻转一次，低位由1-0时向高位产生借位，高位翻转。对下降沿触发的触发器，其高位CP端应与其邻近低位的反码端Q相连，即CP=Qm-1，：对上升沿触发的触发器，其高位CP端应与其邻近低位的原码端Q相连，即CPm=Qm-1,。
D上升沿触发异步3位二进制减法计数器：电路图:
结果图：
JK下降沿触发异步3位二进制减法计数器：电路图：
结果图：
实验总结：
通过本次试验已经掌握2n进制异步加法计数器、2n进制异步减法计数器，这次试验学会了很多其次做实验的正确方法是先画好电路图，按图接线，最后检测，后做实验需要小心谨慎，思维敏捷。不过过程中有些地方没有搞得很懂，还是问了其他同学后，在他的帮助下才做出来的。