触发器

第五章 触发器

本章教学目的、要求：

1. 掌握各种触发器的逻辑功能和工作原理。

2. 熟悉各种触发器的电路结构及动作特点。

3. 了解不同功能触发器之间的相互转换。 重点：触发器的逻辑功能和动作特点。

难点：触发器的不同电路结构及各自的动作特点。

5.1 概 述

触发器:(Flip-Flop)能存储一位二进制信号的基本单元。用FF 表示。 特点：

1．具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1。 2．根据不同的输入信号可以置成 1 或 0 状态。

根据电路结构不同分为：基本RS 触发器、同步RS 触发器、主从触发器、边沿触发器。 按逻辑功能分：RSFF 、DFF 、JKFF 、TFF 等。

3．根据存储数据的原理不同分为：静态触发器和动态触发器。

5.2 SR 锁存器

一、电路结构与工作原理

1.电路结构和工作原理：

触发器的1状态：0,1='=Q Q 触发器的0状态：1,0='=Q Q

① 当R'D =0， S' D =1时，无论触发器原来处于什么状态，其次态一定为0，即Q =0，Q' =1，称触发器处于置0(复位)状态。

② 当R'D =1，S'D =0时，无论触发器原来处于什么状态，其次态一定为1，即Q =1，Q'=0，

S

R

图形符号

Q

Q '

D

'S D

'R 置位端

或置1

复位端

或

Q

Q '

D

'S D

'R 电路结构

称触发器处于置1(置位)状态。

③ 当R'D =1，S'D =1时，触发器状态不变，即Q *=Q ，称触发器处于保持(记忆)状态。 ④ 当R'D =0，S'D =0时，两个与非门输出均为1(高电平)，此时破坏了触发器的互补输出关系，而且当R'D 、S'D 同时从0变化为1时，由于门的延迟时间不一致，使触发器的次态不确定，即Q *=Ø，这种情况是不允许的。因此规定输入信号R'D 、S'D 不能同时为0，它们应遵循R'D + S'D =1的约束条件。

从以上分析可见，基本RS 触发器具有置0、置1和保持的逻辑功能，通常称S'D 为置1端或置位(SET)端，R'D 称为置0或复位(RESET)端，因此该触发器又称为置位—复位(SetReset)触发器或R D S D 触发器，其逻辑符号如上图所示。因为它是以R'D 和S'D 为低电平时被清0和置1的，所以称R'D 、S'D 低电平有效，且在图中输入端加有小圆圈。

2．逻辑功能的描述

①特性表

用与非门构成的基本RSFF 也可用右表描述。 只需将表中的R'

和S'看作是该触发器输入信号

②特性方程：

③状态转换图：(简称状态图)

状态转移图是用图形方式来描述触发器的状态转移规律。右图为基本RS 触发器的状态转移

*='+=D D D D R S Q R S Q R = 0 R =

×S =0S

=

×

R =0 R = 1S

= 0

置1 置0 不允许

保持

图。图中两个圆圈分别表示触发器的两个稳定状态，箭头表示在输入信号作用下状态转移的方向，箭头旁的标注表示转移条件。

3．动作特点

输入信号在全部作用时间里，即SD 或RD 为1的全部时间里，都能直接改变输出端的状态，这就是基本RS 触发器的动作特点。 SD 叫做直接置位端。 RD 叫做直接复位端。

例：在与非门组成的基本RS 触发器电路中，已知R'D 和S'D 的电压波形，试画出Q 和Q 端对应的电压波形。

4．SR 锁存器也可以用或非门组成，如下图所示。

用或非门组成的SR 锁存器的特性表：

Q

Q '

D

'S D

'R t

t t Q

电压波形图

S D

'R '

Q 电路结构

Q

Q '

D

S D

R

Q

图形符

号

Q S D

R D R S

置0 置1 不允许

保持

用或非门组成的SR 锁存器的特性表在正常工作时输入信号应遵守： S D R D =0的约束条件，亦即不允许输入S D =R D =1的信号。

5.3 电平触发的触发器

在数字系统中，常常要求某些触发器在同一时刻动作（改变状态，也称为翻转）这就要求有同步信号，该信号称为时钟信号CLK(Clock)。

1．电路结构和逻辑符号

G 1和G 2门构成基本RS 触发器。用G 3和G 4两门引入时钟信号CLK 。

2．工作原理

CLK=0时：G 3、G 4门均输出1，基本RSFF 处在保持原来状态；

CLK=1时：此时电路就是一个基本RSFF ，只需把输入信号S 、R 分别看作：S=S ''、R=R ''

上图中，框内的C1表示CP 是编号为1的一个控制信号。1S 和1R 表示受C1控制的两个输入信号，只有在C1为有效电平时，1S 和1R 信号才能起作用。框外的输入端处没有小圆圈表示CP 以高电平为有效电平。如果在CLK 输入端画有小圆圈，则表示以低电平为有效电平。

3．特性表、特性方程、波形图

4．动作特点

只有当CLK 变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态。 在CLK=1的全部时间里S 和R 的变化都将引起触发器输出端状态的变化。

*='+=SR Q R S Q 1

G 3

G 4

G S

CLK

R

2

G Q

Q '

电路结构

Q

Q '

CLK

1S

1R

1C 图形符号

置0 置1

不允许

保持