触发器原理转换及设计

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

波形。
真值表:
CP


Qn
Qn+1
*
*
*
*
Qn




0保持









1置1









0置0









1必翻





仿真图:
波形图:由上到下依次为 CP,Q1,Q2 的波形;
由电路图知,J=K=1,此时触发器具有计数功能。每遇到一个 CP 下降沿,Q1 就翻转一次; 同理每遇到一个 Q1 的下降沿,Q2 就翻转一次。既有时钟信号每触发两个周期,Q1 输出一 个周期信号,Q2 输出½个周期信号。 (3)按图 2-5-3 连接电路,用发光管或显示器显示结果,观察 Q 端输出,以真值表或示波 器显示结果。 图2-5-3的仿真图:
波形图:T=0时,输出高电平;
T=1时,触发器处于计数状态,每给一个CP脉冲信号,触发器的状态翻转一次; 图2-5-7的仿真图: 波形图:上图为D的波形图,下图为Q的波形图。 D=0时,Q=0,输出低电平。
D=1时,Q=1,输出高电平。 (4)如图 2-5-9 所示是四人抢答器输入锁存或控制电路,试分析并简述电路的工作原理, 设计编码电路和显示译码电路,画出四人的抢答过程,用数码管显示号码,并写出设计过程。 仿真图:
波形图:
由波形图看出时钟每触发 2 个周期时,电路输出 1 个周期信号,即该电路实现了二分频功能。
(2)测试 J-K 触发器的逻辑功能,测试结果与图 2-5-2 所示的特征表对照,并按图 2-5-8 所试
wk.baidu.com
点链接,用函数发生器输出 1KHZ 的 0-5v 方波信号作为时钟脉冲,记录 CP,Q1,Q2 的同步
选用 74LS75,输入通过开关与 VCC 连接,当选手按下开关时,通过数码管进行显示。同时 通过下部的电路进行数字锁定,并且只有主持人按下复位开关时,数码管的显示清零。
实验五 触发器原理,转换及设计
2.5.1 实验目的
(1)掌握基本 D,J_K 触发器的电路结构及逻辑功能。 (2)掌握各种触发器之间的相互转换及应用。
2.5.2 实验仪器设备与主要器件
试验箱一个,双踪示波器一台;稳压电源一台,函数发生器一台。74LS74 双 D 正沿触发 器;74LS75 锁存器 74LS76 双 J-K 触发器。
2.5.3 实验原理
前面所述的各种集成电路均属组合逻辑电路,该电路某一时刻的输出状态只有该时刻的输 入状态决定。
数字系统中的另一类电路称为时序逻辑电路。构成时序逻辑电路的基本器件是触发器。具 有两种不同稳定状态的存储二进制信息的基本单元统称为双稳态器件,常芝锁存器或触发 器。
2.5.4 实验内容
(1)测试 D 触发器的逻辑功能。将 D 触发器 74LS74 的 SD,RD 和 D 分别接逻辑开关,C
P接单词没冲,按 D 触发器的逻辑功能进行测试,记录测试功能,观察 CP 与 Q 之间的关
系,画出同步波形。
D 触发器的特征表:
CP
D
Qn
Qn+1
*
*
*
*

0
*
0

1
*
1
仿真图:
波形图如图示:上图为 CP 波形,下图为 Q 波形:
当D=0时,Q=0; 当 D=1 时,Q=1; 图2-5-5的仿真图:
相关文档
最新文档