三输入或非门版图

合集下载

三输入异或门

三输入异或门

目录一、电路逻辑功能 (2)1.1、电路设计流程 (2)1.2、真值表与表达式 (2)1.3、电路逻辑图 (3)1.4、线路图 (3)1.5、ERC验证及T-Spice仿真 (4)二、版图设计 (6)2.1、总体版图设计流程 (6)2.2、总体版图以及DRC验证 (7)2.3、三输入异或门T-Spice仿真 (8)三、三输入异或门版图设计的LVS验证 (9)四、结论 (10)一、电路逻辑功能1.1、电路设计流程1.2、真值表与表达式表达式:Y =A⊕B⊕C=C B A+C B A+C B A+ABC真值表:A B C Y F0 0 0 0 1 0 0 1 1 0 0 1 0 1 00 1 1 0 11 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 01.3、电路逻辑图1.4、线路图1.5、ERC验证及T-Spice仿真二、版图设计2.1、总体版图设计流程操作步骤:1.新建文件夹:在电脑E 盘新建文件夹,文件夹名为XOR。

2.打开L-Edit 软件:在桌面上双击L-Edit v13.0 快捷键,打开L-Edit v13.0 软件。

3.另存新文件:选择File——Save As 命令,打开“另存为”对话框,在“保存在”下拉列表框中选择存储目录(存储在刚才新建的文件夹XOR中),在“文件名”文本框中输入文件名称,例如:XOR。

4.取代设定:选择File——Replace Setup 命令,单击出现的对话框的From file 下拉列表右侧的Browser按钮,选择d:\My Documents\Tanner EDA\Tanner Toolsv13.0\L-Edit and LVS\SPR\Lights\Layout\lights.tdb文件,如图所示,再单击OK 按钮。

接着出现一个警告对话框,按确定按钮,就可将lights.tdb文件的设定选择性应用在目前编辑的文件,包括格点设定、图层设定等。

输入与非门、或非门版图设计

输入与非门、或非门版图设计

二输入与非门、或非门版图设计(总9页)--本页仅作为文档封面,使用时请直接删除即可----内页可以根据需求调整合适字体及大小--课程名称Course 集成电路设计技术项目名称Item二输入与非门、或非门版图设计与非门电路的版图:.spc文件(瞬时分析):* Circuit Extracted by Tanner Research's L-Edit / Extract ;* TDB File: E:\cmos\yufeimen, Cell: Cell0* Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\ * Extract Date and Time: 05/25/2011 - 10:03.include H:\VPower VDD GND 5va A GND PULSE (0 5 0 5n 5n 100n 200n)vb B GND PULSE (0 5 0 5n 5n 50n 100n).tran 1n 400n.print tran v(A) v(B) v(F)* WARNING: Layers with Unassigned AREA Capacitance.* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <P Base Resistor>* WARNING: Layers with Unassigned FRINGE Capacitance.* <Pad Comment>* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <P Base Resistor>* <Poly1-Poly2 Capacitor>* WARNING: Layers with Zero Resistance.* <Pad Comment>* <Poly1-Poly2 Capacitor>* <NMOS Capacitor>* <PMOS Capacitor>* NODE NAME ALIASES* 1 = VDD (34,37)* 2 = A ,* 3 = B ,* 4 = F ,* 6 = GND (25,-22)M1 VDD B F VDD PMOS L=2u W=9u AD=99p PD=58u AS=54p PS=30u * M1 DRAIN GATE SOURCE BULKM2 F A VDD VDD PMOS L=2u W=9u AD=54p PD=30u AS=99p PS=58u * M2 DRAIN GATE SOURCE BULKM3 F B 5 GND NMOS L=2u W= AD= PD=30u AS=57p PS=31u* M3 DRAIN GATE SOURCE BULK -18M4 5 A GND GND NMOS L=2u W= AD=57p PD=31u AS= PS=30u* M4 DRAIN GATE SOURCE BULK -18* Total Nodes: 6* Total Elements: 4* Extract Elapsed Time: 0 seconds.END与非门电路仿真波形图(瞬时分析):.spc文件(直流分析):* Circuit Extracted by Tanner Research's L-Edit / Extract ;* TDB File: E:\cmos\yufeimen, Cell: Cell0* Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\ * Extract Date and Time: 05/25/2011 - 10:03.include H:\VPower VDD GND 5va A GND 5vb B GND 5.dc va 0 5 vb 0 5.print dc v(F)* WARNING: Layers with Unassigned AREA Capacitance.* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <P Base Resistor>* WARNING: Layers with Unassigned FRINGE Capacitance.* <Pad Comment>* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <P Base Resistor>* <Poly1-Poly2 Capacitor>* WARNING: Layers with Zero Resistance.* <Pad Comment>* <Poly1-Poly2 Capacitor>* <NMOS Capacitor>* <PMOS Capacitor>* NODE NAME ALIASES* 1 = VDD (34,37)* 2 = A ,* 3 = B ,* 4 = F ,* 6 = GND (25,-22)M1 VDD B F VDD PMOS L=2u W=9u AD=99p PD=58u AS=54p PS=30u * M1 DRAIN GATE SOURCE BULKM2 F A VDD VDD PMOS L=2u W=9u AD=54p PD=30u AS=99p PS=58u * M2 DRAIN GATE SOURCE BULKM3 F B 5 GND NMOS L=2u W= AD= PD=30u AS=57p PS=31u* M3 DRAIN GATE SOURCE BULK -18M4 5 A GND GND NMOS L=2u W= AD=57p PD=31u AS= PS=30u* M4 DRAIN GATE SOURCE BULK -18* Total Nodes: 6* Total Elements: 4* Extract Elapsed Time: 0 seconds.END与非门电路仿真波形图(直流分析):或非门电路的版图:.spc文件(瞬时分析):* Circuit Extracted by Tanner Research's L-Edit / Extract ;* TDB File: E:\cmos\huofeimen, Cell: Cell0* Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\ * Extract Date and Time: 05/25/2011 - 10:04.include H:\CMOS\VPower VDD GND 5va A GND PULSE (0 5 0 5n 5n 100n 200n)vb B GND PULSE (0 5 0 5n 5n 50n 100n).tran 1n 400n.print tran v(A) v(B) v(F)* WARNING: Layers with Unassigned AREA Capacitance.* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <P Base Resistor>* WARNING: Layers with Unassigned FRINGE Capacitance.* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <Pad Comment>* <P Base Resistor>* <Poly1-Poly2 Capacitor>* WARNING: Layers with Zero Resistance.* <Pad Comment>* <Poly1-Poly2 Capacitor>* <NMOS Capacitor>* <PMOS Capacitor>* NODE NAME ALIASES* 1 = VDD (34,37)* 2 = A ,* 3 = B ,6)* 4 = F ,* 5 = GND (25,-22)M1 6 A VDD VDD PMOS L=2u W=9u AD=54p PD=30u AS= PS=29u * M1 DRAIN GATE SOURCE BULKM2 F B 6 VDD PMOS L=2u W=9u AD= PD=29u AS=54p PS=30u* M2 DRAIN GATE SOURCE BULKM3 F A GND GND NMOS L=2u W= AD=57p PD=31u AS= PS=60u * M3 DRAIN GATE SOURCE BULK -18M4 GND B F GND NMOS L=2u W= AD= PD=60u AS=57p PS=31u * M4 DRAIN GATE SOURCE BULK -18* Total Nodes: 6* Total Elements: 4* Extract Elapsed Time: 0 seconds.END或非门电路仿真波形图(瞬时分析):.spc文件(直流分析):* Circuit Extracted by Tanner Research's L-Edit / Extract ;* TDB File: E:\cmos\huofeimen, Cell: Cell0* Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\ * Extract Date and Time: 05/25/2011 - 10:04.include H:\CMOS\VPower VDD GND 5va A GND 5vb B GND 5.dc va 0 5 vb 0 5.print dc v(F)* WARNING: Layers with Unassigned AREA Capacitance.* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <P Base Resistor>* WARNING: Layers with Unassigned FRINGE Capacitance.* <Poly Resistor>* <Poly2 Resistor>* <N Diff Resistor>* <P Diff Resistor>* <N Well Resistor>* <Pad Comment>* <P Base Resistor>* <Poly1-Poly2 Capacitor>* WARNING: Layers with Zero Resistance.* <Pad Comment>* <Poly1-Poly2 Capacitor>* <NMOS Capacitor>* <PMOS Capacitor>* NODE NAME ALIASES* 1 = VDD (34,37)* 2 = A ,* 3 = B ,6)* 4 = F ,* 5 = GND (25,-22)M1 6 A VDD VDD PMOS L=2u W=9u AD=54p PD=30u AS= PS=29u * M1 DRAIN GATE SOURCE BULKM2 F B 6 VDD PMOS L=2u W=9u AD= PD=29u AS=54p PS=30u* M2 DRAIN GATE SOURCE BULKM3 F A GND GND NMOS L=2u W= AD=57p PD=31u AS= PS=60u * M3 DRAIN GATE SOURCE BULK -18M4 GND B F GND NMOS L=2u W= AD= PD=60u AS=57p PS=31u * M4 DRAIN GATE SOURCE BULK -18* Total Nodes: 6* Total Elements: 4* Extract Elapsed Time: 0 seconds.END或非门电路仿真波形图(直流分析):课程名称Course集成电路设计技术项目名称Item二输入与非门、或非门版图设计目的Objective 1. 掌握利用E-EDIT进行IC设计方法,设计二输入与非门版图并仿真2. 掌握利用L-EDIT进行IC设计方法,设计二输入或非门版图并仿真3. 领会并掌握版图设计最优化实现方法。

新编ledit简介

新编ledit简介

新编ledit简介序言L-Edit是Tanner Tools 的全定制版图编辑工具,它的最大特点是速度快,功能强,使用方便和分层设计。

它的屏幕刷新、放大和缩小功能及文件存取速度比其他版图编辑器件快很多;L-edit对掩膜版层数、分层数和单元数的处理00没有限制,基本图形有矩形、多边形、园、线和标注等,并可处理90,45和任意角;输入输出有TDB、CIF和GDS?三种格式;可在绘图机和普通打印机上实现输出硬拷贝;在设计版图时一旦发现有错,可以通过“undo”命令回到以前任意一个编辑状态。

版图(逻辑、电路)设计,采用正向设计,通过对逻辑的仿真,优化达到功能要求或自动布局布线,完成最终的版图设计工作,429总线普遍应用于航空领域,以429总线协议为基础开发专用集成电路,具有广泛的应用前景。

IC47101型坐标变换预处理器电路是429总线协议和专用集成电路相结合的较好范例。

—1—L-Edit版图编辑软件的使用和429总线的布局布线一、L-Edit版图编辑软件的使用1(几个术语在使用L-Edit时应先搞清楚几个术语:文件、单元、掩膜层和层次。

一个文件(后缀为.TDB)就是一个设计或版图库,它可以驻留在磁盘中,也可以在编辑时装入内存。

用户可以在内存中装入任意多个文件,一个文件可以由任意多个单元组成,不仅同一个文件中的单元可以互相拷贝,而且不同文件中的单元也可以互相拷贝。

在一个典型设计中,这些单元可以有一定的层次关系,也可以相互独立(如库文件)。

单元又可以由任意数量的掩膜层组成。

2(基本操作(1)鼠标使用:在L-Edit中鼠标的地位很重要,它不仅是编辑图形的必要条件,而且对L-Edit的基本控制也是通过它完成的。

依据鼠标的指(pointing)、点、按(clicking)、拖动(dragging)和双点(double-clicking)等操作就可以建立、移动和选择目标,以及从L-Edit的下拉菜单中选择命令。

与非门、或非门和异或门的版图设计

与非门、或非门和异或门的版图设计

实验四:与非门和或非门的版图设计、异或门的后仿真一、实验目的1、使用virtuoso layout XL工具创建或非门(NOR)和与非门(NAND)的电路原理图和版图;2、利用已创建好的或非门、与非门和反相器设计异或门(XOR)的电路原理图;3、对异或门提取的参数进行模拟仿真。

二、实验要求1、打印出由或非门、与非门和反相器设计成的异或门的仿真结果;2、打印出异或门的电路原理图和版图。

三、实验工具Virtuoso四、实验内容1、或非门的设计;2、与非门的设计;3、异或门的设计;4、异或门的仿真。

1、或非门的设计step1:创建或非门的电路原理图,其中,NMOS的宽度120nm为PMOS的宽度为480nm.图1 或非门的电路原理图step2:验证或非门是否可以正常工作,即创建SPICE netlist.图2 验证或非门图3验证成功产生的报告step3:创建一个layout view,并选择菜单栏上Tools->Lyaout XL,此时刚刚保存的电路原理图会自动弹出来,接着选择菜单栏上的Connectivity->Updata->Components and Nets,在弹出得对话框中修改参数,修改完成后点击OK,将会出现如下图所示布局。

图4 利用virtuoso XL工具生成的布局step4:参照前面的实验,在矩形边框内画上电源轨道和NWELL,并创建M1_PSUB 和MI_NWELL,将vdd!、gnd!移至电源轨道上,再将其他原件也移至矩形边框内。

对照电路原理图将NMOS、PMOS、电源、地、以及输入输出端口连接起来,在连线时,注意观察电路原理图,确保不会出现短路情况,连接好的版图如下图所示。

图5 连接好的或非门版图step5:对画好的版图进行DRC,成功后验证提取参数并做LVS验证,再生成网表文件。

图6 或非门版图的DRC验证图7 或非门的参数提取视图图8 或非门的LVS验证图9 或非门的网表文件2、与非门的设计与或非门的设计类似,在此不再赘述,直接给出与非门的电路原理图、版图以及DRC、LVS验证。

三输入与或门设计

三输入与或门设计

《集成电路版图设计》实验(一):三输入与或门设计一.设计目的1、掌握使用Ledit软件绘制基本的元器件单元版图。

2、掌握数字电路基本单元CMOS版图的绘制方法,并利用CMOS版图设计简单的门电路,然后对其进行基本的DRC检查。

3、学习标准逻辑单元的版图绘制。

二.设计原理(一)设计步骤:1、设计参数设置:包括工艺参数设置(理解 Technology Unit 和Technology Setup的关系)、栅格设置(理解显示栅格、鼠标栅格和定位栅格)、选择参数设置等2、布局布线:安排各个晶体管、基本单元、复杂单元在芯片上的位置,并且设计走线,实现管间、门间、单元间的互连。

4、尺寸确定:确定晶体管尺寸(W、L)、互连尺寸(连线宽度)以及晶体管与互连之间的相对尺寸等(此次实验可以忽略)。

5、版图编辑(Layout Editor ):规定各个工艺层上图形的形状、尺寸和位置。

6、布局布线(Place and route ):给出版图的整体规划和各图形间的连接。

7、版图检查(Layout Check ):设计规则检验(DRC,Design RuleCheck),能够找到DRC规则在版图的应用点。

(二)设计目标:1、满足电路功能、性能指标、质量要求。

2、尽可能达到面积的最小化,以提高集成度,降低成本。

3、尽可能缩短连线,以减少复杂度,缩短延时、改善可靠性。

三.设计内容用CMOS工艺设计一个三输入与或门F=A+B﹡C,进行基本的DRC 检查。

四.评价标准本次的实验作业旨在让同学通过亲身实践,对所学的CMOS集成电路设计有一个更系统更全面的了解,并且通过软件的使用,达到将来参与电路设计工作的的入门练习作用。

五.部分设计规则描述设计规则是设计人员与工艺人员之间的接口与“协议”,版图设计必须无条件的服从的准则,可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。

设计规则主要包括几何规则、电学规则以及走线规则。

三输入与非门版图设计

三输入与非门版图设计

目录1 绪论 (1)1.1 设计背景 (1)1.2 设计目标 (2)2 三输入与非门电路原理图编辑 (3)2.1 三输入与非门电路结构 (3)2.2 三输入与非门电路仿真分析波形 (4)2.3 三输入与非门电路的版图绘制 (5)2.4 三输入与非门版图电路仿真并分析波形 (6)2.5 LVS检查匹配 (7)总结 (8)参考文献 (9)附录一:电路原理图网表 (10)附录二:版图网表 (11)1 绪论1.1 设计背景随着集成电路技术的日益进步,使得计算机辅助设计(CAD)技术已成为电路设计师不可缺少的有力工具[1]。

国内外电子线路CAD软件的相继推出与版本更新,使CAD技术的应用渗透到电子线路与系统设计的各个领域,如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。

CAD技术的发展使得电子线路设计的速度、质量和精度得以保证。

tanner是用来IC版图绘制软件,许多EDA系统软件的电路模拟部分是应用Spice 程序来完成的,而tanner软件是一款学习阶段应用的版图绘制软件。

Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。

该软件功能十分强大,易学易用,包括S-Edit,T-Spice,W-Edit,L-Edit与LVS,从电路设计、分析模拟到电路布局一应俱全。

其中的L-Edit 版图编辑器在国内应用广泛,具有很高知名度。

L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块,具有高效率,交互式等特点,强大而且完善的功能包括从IC设计到输出,以及最后的加工服务,完全可以媲美百万美元级的IC设计软件L-Edit Pro 包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器(DRC)、组件特性提取器(Device Extractor)、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library,这些模块组成了一个完整的IC设计与验证解决方案。

2、3、4输入或非门版图设计

2、3、4输入或非门版图设计

《集成电路工艺与版图设计》课堂作业班级:电子科学与技术01班姓名:曾海学号:201031722、3、4输入异或门版图设计如下:一、二输入异或门:(1)原理图:<2>L-edit中进行设计的如下二输入或非门版图<3>提取后在T-SPICE中进行参数及输入输出设置如下:VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0)VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<4>在W-EDIT中得到仿真波形图:二、三输入或非门<1>三输入异或门版图<3>参数及输入输出设置VA A GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off=0) VB B GND BIT ({0010} pw=20N lt=10N ht=10N on=5 off=0)Vdd Vdd GND 5.tran 10N 100N.print tran v(OUT) v(A) v(B)<3>仿真图三、四输入或非门<1>版图设计<2>参数及输入输设置Vdd Vdd GND 5VA A GND BIT ({1001} pw=20N lt=10N ht=10N on=5 off= 0)VB B GND BIT ({1010} pw=20N lt=10N ht=10N on=5 off= 0)VC C GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off= 0)VD D GND BIT ({1011} pw=20N lt=10N ht=10N on=5 off= 0).tran 20N 100N.print tran v(OUT) v(A) v(B) v(C) v(D)<3>仿真图4、版图设计总结(1)本次设计中,由仿真图可以看出,仿真波形不是标准的方波图形,而是有相应的误差,可能是由于版图的设计中,布线或器件的放置不合理导致的。

三输入与非门版图设计

三输入与非门版图设计

目录1 绪论 (1)1.1 设计背景 (1)1.2 设计目标 (2)2 三输入与非门电路原理图编辑 (3)2.1 三输入与非门电路结构 (3)2.2 三输入与非门电路仿真分析波形 (4)2.3 三输入与非门电路的版图绘制 (5)2.4 三输入与非门版图电路仿真并分析波形 (6)2.5 LVS检查匹配 (7)总结 (8)参考文献 (9)附录一:电路原理图网表 (10)附录二:版图网表 (11)1 绪论1.1 设计背景随着集成电路技术的日益进步,使得计算机辅助设计(CAD)技术已成为电路设计师不可缺少的有力工具[1]。

国内外电子线路CAD软件的相继推出与版本更新,使CAD技术的应用渗透到电子线路与系统设计的各个领域,如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。

CAD技术的发展使得电子线路设计的速度、质量和精度得以保证。

tanner是用来IC版图绘制软件,许多EDA系统软件的电路模拟部分是应用Spice 程序来完成的,而tanner软件是一款学习阶段应用的版图绘制软件。

Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。

该软件功能十分强大,易学易用,包括S-Edit,T-Spice,W-Edit,L-Edit与LVS,从电路设计、分析模拟到电路布局一应俱全。

其中的L-Edit 版图编辑器在国内应用广泛,具有很高知名度。

L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块,具有高效率,交互式等特点,强大而且完善的功能包括从IC设计到输出,以及最后的加工服务,完全可以媲美百万美元级的IC设计软件L-Edit Pro 包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器(DRC)、组件特性提取器(Device Extractor)、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library,这些模块组成了一个完整的IC设计与验证解决方案。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持. 三输入或非门版图设计目录1.绪论 .............................................................................................. 错误!未定义书签。

1.1版图设计基础知识.............................. 错误!未定义书签。

1.2版图设计方法 01.3设计目标 (2)2.三输入或非门电路 (3)2.1三输入或非门电路结构 (3)2.2三输入或非门电路电路仿真 (4)2.3三输入或非门电路的版图绘制 (5)2.4三输入或非门电路的版图电路仿真 (6)2.5LVS检查匹配 (7)总结 (8)参考文献 (9)附录一:原理图网表 (10)附录二:版图网表 (10)1 绪论1.1 版图设计基础知识集成电路从60年代开始,经历了小规模集成,中规模集成,大规模集成,到目前的超大规模集成。

单个芯片上已经可以制作含几百万个晶体管的一个完整的数字系统或数模混合的电子系统。

在整个设计过程中,版图(layout)设计或者称作物理设计(physical design)是其中重要的一环。

他是把每个原件的电路表示转换成集合表示,同时,元件间连接的线网也被转换成几何连线图形[1]。

对于复杂的版图设计,一般把版图设计分成若干个子步骤进行:划分为了将处理问题的规模缩小,通常把整个电路划分成若干个模块。

版图规划和布局是为了每个模块和整个芯片选择一个好的布图方案。

布线完成模块间的互连,并进一步优化布线结果。

压缩是布线完成后的优化处理过程,他试图进一步减小芯片的面积。

1.2 版图设计方法可以从不同角度对版图设计方法进行分类。

如果按设计自动化程度来分,可将版图设计方法分成手工设计和自动设计2大类。

如果按照对布局布线位置的限制和布局模块的限制来分,则可把设计方法分成全定制(fullcustom)和半定制(semicustom)2大类。

而对于全定制设计模式,目前有3种CAD工具服务于他:几何图形的交互图形编辑、符号法和积木块自动布图。

对于两极运算放大器版图设计的例子,采用的是Tanner公司的LEdit软件[2]。

这是一种广泛使用在微机上的交互图形编辑器。

设计者将手工设计好的版图草图用一个交互图形编辑器输入计算机并进行编辑。

因而此方法也被分类成手工设计方法。

因为手工设计方法不可避免的会产生误会,因此,必须在版图编辑后进行版图验证。

版图验证包括设计规则检查DRC (a design rule checker)、电学规则检查ERC(a electrics rule checker)、版图参数提取LPE(layout parameter extraction)、版图和原理图对照检查LVS(layout vs schematic)。

当然这些验证LEdit就可以完成。

1.3 设计目标1.用tanner软件中的原理图编辑器S-Edit编辑带复位端的D触发器电路原理图。

2.用tanner软件中的TSpice对带复位端的D触发器电路进行仿真并观察波形。

3.用tanner软件中的L-Edit绘制带复位端的D触发器版图,并进行DRC验证。

4.用tanner软件中的TSpice对带复位端的D触发器的版图电路进行仿真并观察波形。

5.用tanner软件中的layout-Edit对带复位端的D触发器进行LVS检验观察原理图与版图的匹配程度。

2 三输入或非门电路2.1 三输入或非门电路结构用CMOS实现反相器电路,PMOS和NMOS管进行全互补连接方式,栅极相连作为输入,电路上面是三个PMOS串联,电路下面是三个NMOS并联,PMOS的漏极与下面NMOS的漏极相连作为输出,POMS管的源极和衬底相连接高电平,NMOS管的源极与衬底相连接低电平;原理图如图2.1所示。

图2.1 或非门电路的原理图2.2 三输入或非门电路仿真使用TSpice对原理图进行仿真。

首先,生成电路网表,如图2.带复位端的D触发器图2.2.1 生成原理图电路网表给或非门电路的输入端加入周期不同的脉冲。

仿真中高电平为Vdd=5V,低电平为Gnd,并添加输入输出延迟时间。

进行仿真,输出波形。

波形图如下图图2.2.2 三输入或非门电路输入输出波形图2.3 三输入或非门电路的版图绘制用L-Edit版图绘制软件对三输入或非门电路进行版图绘制,版图结果如图图2.2.2 三输入或非门电路版图进行DRC检测,检测是否满足设计规则。

如图图2.3 DRC验证过程及结果2.4 三输入或非门电路的版图电路仿真同原理图仿真相同,首先生成电路网表。

如图图2.4.1 生成版图电路网表添加激励、电源和地,同时观察输入输出波形,波形如图2.4带复位端的D触发器的版图电路仿真图2.4.2 三输入或非门电路版图输入输出波形图三输入或非门电路的版图仿真波形与原理图的仿真波形,基本一致,并且符合输入输出的逻辑关系,电路的逻辑设计正确无误。

2.5 LVS检查匹配三输入或非门电路进行LVS检查验证,首先添加输入输出文件,选择要查看的输出,观察输出结果检查三输入或非门电路原理图与版图的匹配程度。

首先导入网表,如下图图图2.5.1 导入网表输出结果如图图2.5.2 电路LVS检查匹配图网表匹配,设计无误。

总结本次版图设计课程让我受益匪浅,首先我对于三输入或非门电路的工作原理有进一步理解。

同时基于TSPC原理的三输入或非门版图设计中,对于设计规则更加熟悉,对于设计版图的一些技巧以及快捷键使用更加熟练。

在DRC验证中,进一步加深熟悉设计规则中应该注意到的一些地方。

通过几次修改与DRC验证,除了面积百分比无法达到规则,其他要求均达到。

在这次最大的收获还是提高自己的动手能力,完全有自己完成电路图到版图的设计以及最后的验证,熟悉整了个操作过程。

因此本次课程设计对于提高自身在版图设计方面能力起到重要的作用。

参考文献[1]石春琦,吴金,常昌远,等.LVS版图验证方法的研究[J].电子器件,2002,25(2):165[2]孙润.Tanner集成电路设计教程[M].北京:北京希望电子出版社,2001现代电子技术附录一:原理图网表* SPICE netlist written by S-Edit Win32 7.03* Written on Jul 5, 2013 at 12:00:14* Waveform probing commands.probe.options probefilename="+.dat"+ probesdbfile="C:\Users\dell\Desktop\+\+.sdb"+ probetopmodule="Module0"* Main circuit: Module0M1 Y A Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M2 Y B Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M3 Y C Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M4 Y C N7 Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M5 N7 B N5 Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M6 N5 A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u * End of main circuit: Module0附录二:版图网表* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ; * TDB File: C:\Users\dell\Desktop\+\+.tdb* Cell: Cell0 Version 1.21* Extract Definition File: E:\2013\tanner\LEdit90\Samples\SPR\example1\lights.ext * Extract Date and Time: 07/05/2013 - 09:03.include "E:\2013\tanner\TSpice70\models\ml2_125.md".param 1=0.5uvvdd Vdd Gnd 5.0va A Gnd PULSE (0 5 50n 5n 5n 50n 100n)va B Gnd PULSE (0 5 50n 5n 5n 100n 200n)va C Gnd PULSE (0 5 50n 5n 5n 50n 150n).tran/op 1n 400n method=bdf.print tran v(A) v(B) v(C) v(Y)* <Poly Resistor ID>* <Poly2 Resistor ID>* <N Diff Resistor ID>* <P Diff Resistor ID>* <P Base Resistor ID>* <N Well Resistor ID>* <Poly1-Poly2 Capacitor ID>* <Poly Resistor ID>* <Pad Comment>* <Poly2 Resistor ID>* <N Diff Resistor ID>* <P Diff Resistor ID>* <P Base Resistor ID>* <N Well Resistor ID>* <Poly1-Poly2 Capacitor ID>* <NMOS Capacitor ID>* <PMOS Capacitor ID>* <Pad Comment>* NODE NAME ALIASES* 1 = Gnd (10.5,4)* 2 = Vdd (47,54)* 3 = Y (46.5,29)* 4 = A (26,10.5)* 5 = B (34,10.5)* 7 = C (42.5,10.5)M1 Y C 8 Vdd PMOS L=2u W=7u* M1 DRAIN GATE SOURCE BULK (41 35.5 43 42.5) M2 8 B 6 Vdd PMOS L=2u W=7u* M2 DRAIN GATE SOURCE BULK (33 35.5 35 42.5) M3 6 A Vdd Vdd PMOS L=2u W=7u* M3 DRAIN GATE SOURCE BULK (25 35.5 27 42.5) M4 Gnd C Y Gnd NMOS L=2u W=7u* M4 DRAIN GATE SOURCE BULK (41 11.5 43 18.5) M5 Y B Gnd Gnd NMOS L=2u W=7u* M5 DRAIN GATE SOURCE BULK (33 11.5 35 18.5) M6 Gnd A Y Gnd NMOS L=2u W=7u* M6 DRAIN GATE SOURCE BULK (25 11.5 27 18.5)* Total Nodes: 8* Total Elements: 6* Total Number of Shorted Elements not written to the SPICE file: 0 * Extract Elapsed Time: 0 seconds.END。

相关文档
最新文档