第6章 时序逻辑基础2 - 习题课

J
FF0 Q 0
SET
FF1
J
SET
Q
Q
Q1
FF2 1 1
J
SET
Q
Q2
1 CLK
K
CLR
Q
K
CLR
Q
K
CLR
Q
6.23 试用D触发器设计一个频率相同的三相脉冲发生器，三相脉冲 Q0、Q1、Q2的波形如图6.70所示。（图中脉冲周期开始之前的初 态Q2Q1Q0=000，通过D触发器的异步复位信号设置）
CLK
CLR
Q
Q
R
CLR
Q
1
J
SET
Q
1 CLK
D T
SET
Q
CLK
K
CLR
Q
CLR
Q
6.9 试 用 T 触 发 器 和 与 非 门 构 成 JK 触 发 器 ， 画 出 逻 辑 电 路 图 。 6.10 设 某 触 发 器 有 两 个 输 入 信 号 X 、 Y ， 且 特 性 方 程 为 Q*=XYQ，试用JK触发器实现该触发器。 6.11 试分析图6.67所示时序电路的逻辑功能，写出电路的驱动方程 和状态方程，画出电路的状态转换图，并说明电路是否能够自启动。
D
SET
Q
J
SET
Q
D T
SET
Q
CLK
CLR
CLK
Q
CLK
K
CLR
Q
CLR
Biblioteka Baidu
Q
试写出图6.66所示各触发器的特性方程。
D
SET
Q
J
SET
Q
D T
SET
Q
S
SET
Q
CLK
CLR
CLK
Q
CLK
K
CLR
CLK
CLR
Q
Q
R
CLR
Q
D
SET
Q
J
SET
Q
D T
SET
Q
S
SET
Q
CLK
CLR
CLK
Q
CLK
K
CLR
1
J
FF0 Q 0
SET
FF1
J
SET
FF2
Q
Q
Q1
J
SET
Q
Q2
K
CLR
Q
K
CLR
Q
K
CLR
Q
CLK
6.12试分析图6.68所示时序电路的逻辑功能，X为输入变量 。
X
FF0
D
SET
Q
Q0
FF1
D
SET
Q
Q1
CLR
Q
CLR
Q
CLK
6.13试画出图6.69所示时序电路的状态转换图，并判断是否能够自 启动。
Q0 0 Q1 0 Q2 0 0 0 1 1 1 0 t 0 1 1 1 0 0 t 1 1 1 0 0 0 t
CLK 0 R 0 S 0 t t t
6.4 同步D触发器（逻辑电路如图6.11所示）的输入波形如图 6.62 所示，试画出Q端的输出波形，设触发器的初态Q=0。
CLK 0 D 0 t t
6.5 同步JK触发器（逻辑电路如图6.15）的输入波形如图6.63所示， 试画出Q端的输出波形，设触发器的初态Q=0。
CLK 0 J 0 K 0 t t t
6.6 在一个下降沿触发的JK触发器上施加如图6.64所示的输入波形， 试画出Q端的输出波形，设触发器的初态Q=0。
CLK 0 J 0 K 0 t t t
6.7 设图6.65所示的各触发器都是上升沿触发，且初态均为Q=1， 试画出5个CLK脉冲作用下各触发器Q端的输出波形。
第6章 时序逻辑基础 习题
6.1 在图6.3由两个与非门构成的基本RS触发器中，如果、两端的 输入电压波形如图6.60所示，试画出输出端Q和的波形。
R
S
6.2 试用两个2输入或非门构成一个基本RS触发器，画出逻辑电路 图并分析其工作原理。 6.3 与非门构成的同步RS触发器（逻辑电路如图6.5所示）中，R、 S端的输入波形如图6.61所示，试画出Q和的输出波形，设触发器的 初态Q=0。