TTL电路原理ppt课件
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章 逻辑门电路
内容概述 §2-1 典型TTL与非门工作原理 §2-2 其它类型TTL门电路 §2-3 ECL集成逻辑门 §2-4 I2L集成逻辑门 §2-5 MOS集成逻辑门 §2-6 接口问题 小结
1
§2-1 典型TTL与非门工作原理
TTL与非门 TTL与非门工作原理 TTL与非门的工作速度 TTL与非门的外特性及主要参数
是 用 ）
OC门作以为直T接TL驱电动路C可MO以TTS和门L其电它路不驱同T动T类L电型路不同电平的逻
辑电路进行连接
CMOS电路图
返回24
除 具 有 TTL“ 与 非 ” 门 输 出 高 、 低
三态逻电 平辑状门态 外（，T还S有L第）三 种 输 出 状
返回
态 — 高阻状态，又称禁止态或失
效态
• 三态门工作原理
入逻辑
I0
• 工作原理
射构极成加恒正C流电1、源压逻CAIV20辑-和E-，输符C入3号--输出
1、当VA = 0.1V低 电平时，T2截止， IC01从、电输C路入2 和可端简CA3化流输为出出：， 高电平
多集电极晶体管 T2 ， C1 、 C2 、 C3 之间相互隔离
2、当A开路（相当于输入高电平）时，I0流入T2的 基极，T2饱和导通，C1、C2和C3输出低电平。
电 流 在1nA(～pJ1)。mA范 其内部噪声小 ，因此电
围内均能正常工作
路能正常工作
4. 品质因素最佳
3. 多块一起使用时，由
I2L的品质因数只有 （0.1～1）pJ/门
5. 生产工艺简单
于各管子输入特性的离 散性，基极电流分配会 出现不均的现象，严重 时电路无法正常工作
返回34
§2-5 MOS集成逻辑门
2
§2-2 其它类型TTL门电路
集电极开路TTL“与非”门（OC门） 三态逻辑门（TSL）
3
§2-3 ECL集成逻辑门
ECL“或/或非”门电路 ECL门的主要优缺点
4
§2-4 I2L集成逻辑门
I2 L基本单元电路 I2 L门电路 I2 L的主要优缺点
5
§2-5 MOS集成逻辑门
NMOS反相器 NMOS门电路 CMOS门电路
过该电大平与，非T门5截输止出高
1
0 该与非门输出低
注：TTL输出端 不能直接并联
电平，T5导通
返回21
集电极开路TTL“与非”门（OC门）
• OC门的结构
当输入端全逻为辑高符电号：
平时，T2、AT5导通，
输出F为低B电平；
F
输入端有一个为
VC
RL
低 电 平 时输，出T逻2 、辑电平： T5截止，输低出电F平高0.3V
I IL
VCC Vbe1 R1
Biblioteka Baidu5 0.7 3K
1.4
mA
2. 输入漏电流IIH（输入高电平电流）
指一个输入端接高电平，其余输入端接低电平，经该输 入端流入的电流。约10μA左右
返回17
TTL“与非”门的外特性及主要参 数
• 扇入系数Ni和扇出系数NO
1. 扇入系数Ni是指合格的输入端的个数 2. 扇出系数NO是指在灌电流（输出低电平）状态
返回32
I2 L门电路
•• ““与与”或门非”门V量E来用代输替入 变
线与
逻逻辑辑功功能能：：FF=AA•BB• CD AB CD
返回 33
I2 L的主要优缺点
• 优点
1. 集成度高
• 缺点
1. 开关速度低
2. 功耗小
2. 噪声容限低
3. 电源电压M示范=门P围电（宽路功性率能）的I左·2tLp优右d的（劣，逻速，比辑度单E摆）位C幅L，是还仅它皮低7表焦0，0m但V
VOH VC2 Vbe3 Vbe4
5-0.7-0.7=3.6V
0 .3V 3 .6V 3 .6V
1V 5V
返回 3 .6V
10
TTL与非门工作原理
• 输入端全为高电平 T1:Vb1= Vbc1+Vbe2+Vbe5 = 0.7V×3 = 2.1V 发射结反偏而集电极正 偏.处于倒置放大状态
T2：饱和状态 T3 ： Vc2 = Vces2 + Vbe5≈1V，使T3导通， Ve3 = Vc2-Vbe3 = 10.7≈0.3V，使T4截止。
截止延迟时间tPLH：从输 入波形下降沿50% 幅值
输入信号VI
处到输出波形上升沿 50% 幅值处所需要的时
输出信号V0
间，
平均传输延迟时间tpd：
t
pd
t
PLH t 2
PHL
通常tPLH＞tPHL，tpd越小， 电路的开关速度越高。
一般tpd = 10ns～40ns
返1回9
§2-2 其它类型TTL门电路
电压V平CO。接C门近高完电电成源平电为VC（5-30V）
“与非”逻辑功 能
TTL与非门电路
集电极开路与非门（OC门）
返回22
集电极开路TTL“与非”门（OC门）
• OC门实现“线与”逻辑
F ___F_1 ___F_2_ AB• CD
___________
AB CD
• 负载电阻 RL的选择
（自看作考 试内容）
T5：深饱和状态，
因此输出为逻辑低电 平VOL = 0.3V
3 .6V 3 .6V 3 .6V
2.1V
返回 0 .3V
11
TTL与非门工作原理
• 输入端全为高电平， 输出为低电平 • 输入至少有一个为 低电平时，输出为高 电平 由此可见电路的输 出和输入之间满足 与非逻辑关系
F ABC
T1：倒置放大状态 T2：饱和状态 T3：导通状态 TTTT4523：：：：截深截微止饱止饱状和状和态状态状态态 T4：放大状态 T5：截止状态
下驱动同类门的个数。
NO IOLm ax/IIL
其中IOLmax为最大允许灌电流，,IIL是一个负载 门灌入本级的电流（≈1.4mA）。No越大，说 明门的负载能力越强
返回
18
TTL“与非”门的外特性及主要参
• 平数均传输延迟时间tpd
导通延迟时间tPH：L输入波形上升沿的50%幅值处到 输出波形下降沿50% 幅值处所需要的时间，
返回 9
TTL与非门工作原理
• 输入端至少有一个 接低电平 T1 管 :A 端 发 射 结 导 通 ， Vb1 = VA + Vbe1 = 1V， 其它发射结均因反偏 而截止. Vb1 =1V, 所 以 T2 、 T5 截止, VC2≈Vcc=5V,
T3：微饱和状态。 T4：放大状态。 电路输出高电平为：
当 E= 0时，T4输出高电平VC = 1，D2截止，此时后面 电路执行正常与非功能F=AB
当 E= 1时，输出F端处于高阻状态记为Z
E使能端
增加部分
T6、T7、 T9、 T10均截止
1V 1V
1
Z
0
非门，是三态门 的状态控制部分
六管TTL与非门 25
使 能 端
低电平使能
F
____
AB
_
E0
与非功能
VSH
VSL Voff Von
16
• 输T数入T特L“性与非”门的外特性及假入为主正T定要1，发输参反射入之极电为时流负方II向流
输入电流与输入电压之间的关系曲线，即II = f（VI）
1. 输前入级短驱路动电门流导ISD通（时也，叫II输L将入灌低电平电流IIL） 当VI入L =前0级V时门由，输称入为端灌流电出流的负电载流
输入级
基 准 电 源 -- 为 T4 管 提 供 参 考 电 压 VBB 。 选定VBB = -1.2V 返回29
ECL“或/或非”门电路
逻 辑
逻 辑
F ABC
符
表
号
达 FABC
式
互补输出端“或/或非” ，
•1、优开点关速且现度采输高用出射 变极量作开的路“形线式或21，”、、• 实操缺抗功点干耗扰较能大力差：
2、逻辑功能强 3、负载能力强
逻 辑 摆 幅为 0.8V左 右 ， 噪 声容限VN一般约300mV
返3回0
§2-4 I2L集成逻辑门
I2 L基本单元电路 I2 L门电路 I2 L的主要优缺点
31
I2 L基本单元电路
•
电路的组成 电路的任何一个输
T2的驱出动与电输流入是之由间T1都是
射极注“入非的”，逻故辑有关注系
2. 双向传输 当E=0时，门1工作， 门2禁止，数据从A 送到B； E=1 时 ， 门 1 禁 止 ， 门2工作，数据从B 送到A。
总线 返27回
§2-3 ECL集成逻辑门
ECL“或/或非”门电 路
ECL门的主要优缺点
28
同时实现或EC/或L非“或/或非”门电路
逻辑功能，为非饱 和型电路
输出级
13
改进型TTL与非门
• 增加有源泄放电路
1、提高工作速度 减少了电路的开启时间 缩短了电路关闭时间
2、提高抗干扰能力 T2 、 T5 同 时 导 通 ， 因 此电压传输特性曲线 过渡区变窄，曲线变 陡，输入低电平噪声 容限VNL提高了0.7V左 右
由T6、R6和R3构成 的有源泄放电路来
代替T2射极电返阻回R3 14
6
§2-6 接口问题
TTL与CMOS接口 CMOS 与TTL接口
7
内容概述
集 成 按器件类型分 逻 辑 门 按集成度分
TTL、ECL I2L、HTL
双极型集成逻辑门
MOS集成逻辑门
PMOS NMOS CMOS
SSI（100以下个等效门） MSI（〈103个等效门） LSI （〈104个等效门）
VLSI（>104个以上等效门）
本章内容
基本逻辑门的基本结构、工作原理以及外部特性
8
输入T级T由L与多发非射门极晶电体路
管T1和基极电组R1组成， 它实现了输入变量A、 B、C的与运算
中间级是放大级，由T2、R2 和R3组成，T2的集电极C2和 发射极E2可以分提供两个相 位相反的电压信号
输出级：由T3、T4、T5和R4、R5组成 其中T3、T4构成复合管，与T5组成推 拉式输出结构。具有较强的负载能力
VC 相当于“与门”
RL F
逻辑等效符号
返回23
集电极开路TTL“与非”门（OC门）
CMOS 电 路 的 VDD =
•OOCC门门需C5应V外M用时接O-，-S电电电一阻平源般，转电的所换压T以器TV电LD门D源可V=C可5V集以VD电选D—>V51极V8CVC—开时3路，0，V（，必特O因须C别此门选
的 两
F Z
__
E 1
高阻状态
种 控 制 方 式
高电平使能
F
____
AB
与非功能
E 1
F Z E0 高阻状态
E
三态门的逻辑符号 A
B
返回
E FA
B
F
26
三态逻辑门（TSL）
• 三态门的应用
1. 三态门广泛用于数据总线结构
任何时刻只能有一个 控制端有效，即只有 一个门处于数据传输， 其它门处于禁止状态
NMOS反相器 NMOS门电路 CMOS门电路
35
NMOS反相器
•• NMMOOSS管反的相开器关特性
当设开1数、|电启U字AG源电逻输S|>电压辑入|UV压电高TT|V1路电时D=D中平，V=的VT管2I1HM=子0O=V2S导V管，8V通均，是导增通强电型阻MO很S管小，，它相具当有于负以开载下关管特闭点合： 当T电1|平、UGVTS|2O<均L|U导≈T| 通0时.3，，V输管出子为截低止，相当于开关断开
TTL“与非”门的外特性及主要参 数
• 电压传输特性
T即TLV“O与=非f”（门VI）输入电压VI与输出电截V输线0通高压b.1出7，而V性≤V止O高之≤T下1区5.仍电V间区3降当Vb平截的2时，0＜当V止关.，经O61H系，V.VT=T≤4I2≤3曲VV、、3VC时2.0线I随≤T6.T，5V64，V截1两VTb.223止，导级升V ，， 射随器使VO下降
转折区 饱和区
返1回5
• 抗干扰能力
TTL“与非”门的外 特性及主要参数
关门电平V OFF：保证输出为标准高电平VSH的最大输入低电平值 开门电平V ON： 保证输出为标准低电平VSL的最小输入高电平值
低电平噪声容限V NL： V NL= V OFF - VSL
高电平噪声容限V NH： V NH= V SH - VON
2 、 A 输 入 低 电 平 V IL = 0.3V时，
工作管
T1 截 止 T2 导 通 ， 电 路 输 出 高电平VOH = VDD - VT2 = 8V。
集电极开路TTL“与非”门（OC门） 三态逻辑门（TSL）
20
集电极开路TTL“与非”门（OC
• 门TTL）门输出端并联问题
当 将 两 个 TTL“ 与 非”门输出端直 接并联时：
Vcc→R5→门1的 T4→门2的T5产生 一个很大的电流
产生一个大电流
1、抬高门2输出
低电平 2、会因功耗 损坏门器件
返回
12
TTL与非门工作速度
返回
存在问题：TTL门电路工作速度相对于MOS较快，但由 于当输出为低电平时T5工作在深度饱和状态，当输出 由低转为高电平，由于在基区和集电区有存储电荷不 能马上消散，而影响工作速度。
改进型TTL与非门
•可能工作在饱和状 态下的晶体管T1、T2、 T3、T5都用带有肖特 基势垒二极管（SBD） 的三极管代替，以限 制其饱和深度，提高 工作速度
内容概述 §2-1 典型TTL与非门工作原理 §2-2 其它类型TTL门电路 §2-3 ECL集成逻辑门 §2-4 I2L集成逻辑门 §2-5 MOS集成逻辑门 §2-6 接口问题 小结
1
§2-1 典型TTL与非门工作原理
TTL与非门 TTL与非门工作原理 TTL与非门的工作速度 TTL与非门的外特性及主要参数
是 用 ）
OC门作以为直T接TL驱电动路C可MO以TTS和门L其电它路不驱同T动T类L电型路不同电平的逻
辑电路进行连接
CMOS电路图
返回24
除 具 有 TTL“ 与 非 ” 门 输 出 高 、 低
三态逻电 平辑状门态 外（，T还S有L第）三 种 输 出 状
返回
态 — 高阻状态，又称禁止态或失
效态
• 三态门工作原理
入逻辑
I0
• 工作原理
射构极成加恒正C流电1、源压逻CAIV20辑-和E-，输符C入3号--输出
1、当VA = 0.1V低 电平时，T2截止， IC01从、电输C路入2 和可端简CA3化流输为出出：， 高电平
多集电极晶体管 T2 ， C1 、 C2 、 C3 之间相互隔离
2、当A开路（相当于输入高电平）时，I0流入T2的 基极，T2饱和导通，C1、C2和C3输出低电平。
电 流 在1nA(～pJ1)。mA范 其内部噪声小 ，因此电
围内均能正常工作
路能正常工作
4. 品质因素最佳
3. 多块一起使用时，由
I2L的品质因数只有 （0.1～1）pJ/门
5. 生产工艺简单
于各管子输入特性的离 散性，基极电流分配会 出现不均的现象，严重 时电路无法正常工作
返回34
§2-5 MOS集成逻辑门
2
§2-2 其它类型TTL门电路
集电极开路TTL“与非”门（OC门） 三态逻辑门（TSL）
3
§2-3 ECL集成逻辑门
ECL“或/或非”门电路 ECL门的主要优缺点
4
§2-4 I2L集成逻辑门
I2 L基本单元电路 I2 L门电路 I2 L的主要优缺点
5
§2-5 MOS集成逻辑门
NMOS反相器 NMOS门电路 CMOS门电路
过该电大平与，非T门5截输止出高
1
0 该与非门输出低
注：TTL输出端 不能直接并联
电平，T5导通
返回21
集电极开路TTL“与非”门（OC门）
• OC门的结构
当输入端全逻为辑高符电号：
平时，T2、AT5导通，
输出F为低B电平；
F
输入端有一个为
VC
RL
低 电 平 时输，出T逻2 、辑电平： T5截止，输低出电F平高0.3V
I IL
VCC Vbe1 R1
Biblioteka Baidu5 0.7 3K
1.4
mA
2. 输入漏电流IIH（输入高电平电流）
指一个输入端接高电平，其余输入端接低电平，经该输 入端流入的电流。约10μA左右
返回17
TTL“与非”门的外特性及主要参 数
• 扇入系数Ni和扇出系数NO
1. 扇入系数Ni是指合格的输入端的个数 2. 扇出系数NO是指在灌电流（输出低电平）状态
返回32
I2 L门电路
•• ““与与”或门非”门V量E来用代输替入 变
线与
逻逻辑辑功功能能：：FF=AA•BB• CD AB CD
返回 33
I2 L的主要优缺点
• 优点
1. 集成度高
• 缺点
1. 开关速度低
2. 功耗小
2. 噪声容限低
3. 电源电压M示范=门P围电（宽路功性率能）的I左·2tLp优右d的（劣，逻速，比辑度单E摆）位C幅L，是还仅它皮低7表焦0，0m但V
VOH VC2 Vbe3 Vbe4
5-0.7-0.7=3.6V
0 .3V 3 .6V 3 .6V
1V 5V
返回 3 .6V
10
TTL与非门工作原理
• 输入端全为高电平 T1:Vb1= Vbc1+Vbe2+Vbe5 = 0.7V×3 = 2.1V 发射结反偏而集电极正 偏.处于倒置放大状态
T2：饱和状态 T3 ： Vc2 = Vces2 + Vbe5≈1V，使T3导通， Ve3 = Vc2-Vbe3 = 10.7≈0.3V，使T4截止。
截止延迟时间tPLH：从输 入波形下降沿50% 幅值
输入信号VI
处到输出波形上升沿 50% 幅值处所需要的时
输出信号V0
间，
平均传输延迟时间tpd：
t
pd
t
PLH t 2
PHL
通常tPLH＞tPHL，tpd越小， 电路的开关速度越高。
一般tpd = 10ns～40ns
返1回9
§2-2 其它类型TTL门电路
电压V平CO。接C门近高完电电成源平电为VC（5-30V）
“与非”逻辑功 能
TTL与非门电路
集电极开路与非门（OC门）
返回22
集电极开路TTL“与非”门（OC门）
• OC门实现“线与”逻辑
F ___F_1 ___F_2_ AB• CD
___________
AB CD
• 负载电阻 RL的选择
（自看作考 试内容）
T5：深饱和状态，
因此输出为逻辑低电 平VOL = 0.3V
3 .6V 3 .6V 3 .6V
2.1V
返回 0 .3V
11
TTL与非门工作原理
• 输入端全为高电平， 输出为低电平 • 输入至少有一个为 低电平时，输出为高 电平 由此可见电路的输 出和输入之间满足 与非逻辑关系
F ABC
T1：倒置放大状态 T2：饱和状态 T3：导通状态 TTTT4523：：：：截深截微止饱止饱状和状和态状态状态态 T4：放大状态 T5：截止状态
下驱动同类门的个数。
NO IOLm ax/IIL
其中IOLmax为最大允许灌电流，,IIL是一个负载 门灌入本级的电流（≈1.4mA）。No越大，说 明门的负载能力越强
返回
18
TTL“与非”门的外特性及主要参
• 平数均传输延迟时间tpd
导通延迟时间tPH：L输入波形上升沿的50%幅值处到 输出波形下降沿50% 幅值处所需要的时间，
返回 9
TTL与非门工作原理
• 输入端至少有一个 接低电平 T1 管 :A 端 发 射 结 导 通 ， Vb1 = VA + Vbe1 = 1V， 其它发射结均因反偏 而截止. Vb1 =1V, 所 以 T2 、 T5 截止, VC2≈Vcc=5V,
T3：微饱和状态。 T4：放大状态。 电路输出高电平为：
当 E= 0时，T4输出高电平VC = 1，D2截止，此时后面 电路执行正常与非功能F=AB
当 E= 1时，输出F端处于高阻状态记为Z
E使能端
增加部分
T6、T7、 T9、 T10均截止
1V 1V
1
Z
0
非门，是三态门 的状态控制部分
六管TTL与非门 25
使 能 端
低电平使能
F
____
AB
_
E0
与非功能
VSH
VSL Voff Von
16
• 输T数入T特L“性与非”门的外特性及假入为主正T定要1，发输参反射入之极电为时流负方II向流
输入电流与输入电压之间的关系曲线，即II = f（VI）
1. 输前入级短驱路动电门流导ISD通（时也，叫II输L将入灌低电平电流IIL） 当VI入L =前0级V时门由，输称入为端灌流电出流的负电载流
输入级
基 准 电 源 -- 为 T4 管 提 供 参 考 电 压 VBB 。 选定VBB = -1.2V 返回29
ECL“或/或非”门电路
逻 辑
逻 辑
F ABC
符
表
号
达 FABC
式
互补输出端“或/或非” ，
•1、优开点关速且现度采输高用出射 变极量作开的路“形线式或21，”、、• 实操缺抗功点干耗扰较能大力差：
2、逻辑功能强 3、负载能力强
逻 辑 摆 幅为 0.8V左 右 ， 噪 声容限VN一般约300mV
返3回0
§2-4 I2L集成逻辑门
I2 L基本单元电路 I2 L门电路 I2 L的主要优缺点
31
I2 L基本单元电路
•
电路的组成 电路的任何一个输
T2的驱出动与电输流入是之由间T1都是
射极注“入非的”，逻故辑有关注系
2. 双向传输 当E=0时，门1工作， 门2禁止，数据从A 送到B； E=1 时 ， 门 1 禁 止 ， 门2工作，数据从B 送到A。
总线 返27回
§2-3 ECL集成逻辑门
ECL“或/或非”门电 路
ECL门的主要优缺点
28
同时实现或EC/或L非“或/或非”门电路
逻辑功能，为非饱 和型电路
输出级
13
改进型TTL与非门
• 增加有源泄放电路
1、提高工作速度 减少了电路的开启时间 缩短了电路关闭时间
2、提高抗干扰能力 T2 、 T5 同 时 导 通 ， 因 此电压传输特性曲线 过渡区变窄，曲线变 陡，输入低电平噪声 容限VNL提高了0.7V左 右
由T6、R6和R3构成 的有源泄放电路来
代替T2射极电返阻回R3 14
6
§2-6 接口问题
TTL与CMOS接口 CMOS 与TTL接口
7
内容概述
集 成 按器件类型分 逻 辑 门 按集成度分
TTL、ECL I2L、HTL
双极型集成逻辑门
MOS集成逻辑门
PMOS NMOS CMOS
SSI（100以下个等效门） MSI（〈103个等效门） LSI （〈104个等效门）
VLSI（>104个以上等效门）
本章内容
基本逻辑门的基本结构、工作原理以及外部特性
8
输入T级T由L与多发非射门极晶电体路
管T1和基极电组R1组成， 它实现了输入变量A、 B、C的与运算
中间级是放大级，由T2、R2 和R3组成，T2的集电极C2和 发射极E2可以分提供两个相 位相反的电压信号
输出级：由T3、T4、T5和R4、R5组成 其中T3、T4构成复合管，与T5组成推 拉式输出结构。具有较强的负载能力
VC 相当于“与门”
RL F
逻辑等效符号
返回23
集电极开路TTL“与非”门（OC门）
CMOS 电 路 的 VDD =
•OOCC门门需C5应V外M用时接O-，-S电电电一阻平源般，转电的所换压T以器TV电LD门D源可V=C可5V集以VD电选D—>V51极V8CVC—开时3路，0，V（，必特O因须C别此门选
的 两
F Z
__
E 1
高阻状态
种 控 制 方 式
高电平使能
F
____
AB
与非功能
E 1
F Z E0 高阻状态
E
三态门的逻辑符号 A
B
返回
E FA
B
F
26
三态逻辑门（TSL）
• 三态门的应用
1. 三态门广泛用于数据总线结构
任何时刻只能有一个 控制端有效，即只有 一个门处于数据传输， 其它门处于禁止状态
NMOS反相器 NMOS门电路 CMOS门电路
35
NMOS反相器
•• NMMOOSS管反的相开器关特性
当设开1数、|电启U字AG源电逻输S|>电压辑入|UV压电高TT|V1路电时D=D中平，V=的VT管2I1HM=子0O=V2S导V管，8V通均，是导增通强电型阻MO很S管小，，它相具当有于负以开载下关管特闭点合： 当T电1|平、UGVTS|2O<均L|U导≈T| 通0时.3，，V输管出子为截低止，相当于开关断开
TTL“与非”门的外特性及主要参 数
• 电压传输特性
T即TLV“O与=非f”（门VI）输入电压VI与输出电截V输线0通高压b.1出7，而V性≤V止O高之≤T下1区5.仍电V间区3降当Vb平截的2时，0＜当V止关.，经O61H系，V.VT=T≤4I2≤3曲VV、、3VC时2.0线I随≤T6.T，5V64，V截1两VTb.223止，导级升V ，， 射随器使VO下降
转折区 饱和区
返1回5
• 抗干扰能力
TTL“与非”门的外 特性及主要参数
关门电平V OFF：保证输出为标准高电平VSH的最大输入低电平值 开门电平V ON： 保证输出为标准低电平VSL的最小输入高电平值
低电平噪声容限V NL： V NL= V OFF - VSL
高电平噪声容限V NH： V NH= V SH - VON
2 、 A 输 入 低 电 平 V IL = 0.3V时，
工作管
T1 截 止 T2 导 通 ， 电 路 输 出 高电平VOH = VDD - VT2 = 8V。
集电极开路TTL“与非”门（OC门） 三态逻辑门（TSL）
20
集电极开路TTL“与非”门（OC
• 门TTL）门输出端并联问题
当 将 两 个 TTL“ 与 非”门输出端直 接并联时：
Vcc→R5→门1的 T4→门2的T5产生 一个很大的电流
产生一个大电流
1、抬高门2输出
低电平 2、会因功耗 损坏门器件
返回
12
TTL与非门工作速度
返回
存在问题：TTL门电路工作速度相对于MOS较快，但由 于当输出为低电平时T5工作在深度饱和状态，当输出 由低转为高电平，由于在基区和集电区有存储电荷不 能马上消散，而影响工作速度。
改进型TTL与非门
•可能工作在饱和状 态下的晶体管T1、T2、 T3、T5都用带有肖特 基势垒二极管（SBD） 的三极管代替，以限 制其饱和深度，提高 工作速度