IC版图课设

河北科技大学

课程设计报告

学生姓名：刘清华

学号：100704117

专业班级：电科101班

课程名称：IC版图

学年学期：2 012 —2 013 学年第二学期指导教师：于平平

2 0 1

3 年6月

课程设计成绩评定表

课程设计报告书写要求：

1、条理清晰，内容详尽，数据准确；

2、撰写应符合课程设计大纲和课程设计报告撰写格式要

求；

3、成绩为五级记分制。即优秀、良好、中等、及格、不

及格；

4、不交课程设计报告者不得参加成绩评定；

5、课程设计报告一律使用A4纸，左侧装订。

目录

第1章：绪论 (5)

1.1 版图设计基础知识 (5)

1.1.1 版图设计流程 (5)

1.1.2 版图设计步骤 (5)

1.1.3 版图设计规则及验证 (6)

1.2 标准单元版图的设计 (7)

1.2.1 标准单元库的定义 (7)

1.2.2 标准单元库用途 (7)

1.2.3 标准单元库设计流程 (7)

1.3 0.35um 工艺的设计规则 (7)

1.3.1 版图设计生成及建库技术 (8)

第2章：D触发器介绍 (9)

2.1 D触发器原理 (9)

2.2 边沿D 触发器 (10)

2.2.1 边沿D 触发器电路结构 (10)

2.2.2 边沿D触发器工作原理 (10)

2.3 维持阻塞D触发器 (12)

2.4 基于TSPC原理的D触发器 (15)

第3章：0.35um工艺基于TSPC原理的D触发器设计 (16)

3.1 动态D触发器电路图的设计步骤及电路图 (16)

3.2 动态D触发器版图的设计步骤及电路图 (17)

3.3 DRC验证 (18)

第4章：课程设计总结 (19)

参考文献 (20)

第1章：绪论

1.1 版图设计基础知识

1.1.1 版图设计流程

版图设计是创建工程制图（网表）的精确的物理描述的过程，而这一物理描述遵守由制造工艺、设计流程以及仿真显示为可行的性能要求所带来的一系列约束。

1.1.2 版图设计步骤

1.首先，市场部通常会详细说明需要开发的产品。

2.下一步是规定设计的结构或者行为。电路设计工程师规定

芯片的结构来满足市场和/或IDEA功能需求。

3.系统仿真由一组工程师完成。这组工程师会对将要集成在

最终芯片中的各个单独模块进行定义和验证。

4.电路设计组完成所有的数字和模拟仿真，来验证电路的方

案和门的连通性，以及门的尺寸（为了满足时序规范）。这些组

需要和版图设计组进行交互，版图设计组会使电路适合芯片的版

图布局。

5.版图设计由版图设计工程师完成。他们的工作包括放置多

边形，对于所有的模块，利用电路组生成的电路图来实现晶体管、基底连线、连线（使用1至6层金属）等。拿去大规模生产的最终设计是整个芯片的版图。

6.在第一块晶圆制造出来后，测试工程师组就要开始尝试测试芯片，首先，他们将检查工艺参数是否在可以接受的允许误差范围内。下一步是使用工程测试仪来测试芯片，以便于找出所有的违规，并尝试在现场解决这些问题。

7.在改正所有的错误（工艺上的和/或逻辑上的）后,芯片就要开始批量生产并流入市场.

应当记住,这只是一个概念上的流程.在实际中,通过不同的设计阶段时，会有很多的反复和设计上的迭代。

1.1.3 版图设计规则及验证

版图设计得好坏，其功能正确与否，必须通过验证工具才能确定。版图的验证通常包括三大部分：设计规则检查(DRC)、电学规则检查(ERC)和版图与电路图对照(LVS)。只有通过版图验证的芯片设计才进行制版和工艺流片。

设计规则的验证是版图与具体工艺的接口, 因此就显得尤为重要, Cadence 中进行版图验证的工具主要有dracula和diva。Dracula 为独立的验证工具, 不仅可以进行设计规则验证(DRC) , 而且可以完成电学规则验证(ERC)、版图与电路验证(LV S)、寄生参数提取(L PE) 等一系列验证工作, 功能强于Diva。通过C IW 窗口中的Export→Stream 菜单, 将版图转变成GDS2 格式文件*.gds, 并存到运行目录下。在创建了规则文件之后, 就可以使用PDRACULA 预处理工具对其进行编译。首先, 检查规则文件中的语法错误, 通过后方可对规则文件进行编译, 并将结果存为可执行文件进行 或, 这个可执行文件包含了提交Dracula 任务的命令。在进行验证操作过程中用到的库都应位于当前运行目录或由路径指定链接到该运行目录。如果库不位于当前运行目录, 则由Pdracula 建立一个从库到运行目录的链接, 并将其加入上述可执行文件 中, 经jxrun.con 执行后产生的错误文件(*.DA T )。打开要验证单元的版图界面, 点击file 下的D racula Interact ive, DRC, LV S, L PE 等窗口弹出在菜单栏上, 在DRC 菜单下的setup 中, 给出错误文件的路径, 即可将错误报告与Virtuoso的图形界面结合起来, 根据错误层的提示, 在图中直接修改即可。

根据错误报告的提示, 修改版图的步骤为:

(1) 将错误文件导入Virtuoso 界面。

(2) 找到错误层, 根据错误提示进行修改。

(3) 更新gds II, 编译规则文件, 进行DRC 验证, 重复上述(1) , (2) 操作, 直至版图完全通过DRC 验证。有一类错误比较隐蔽, 称为offgrid错误。这类错误是因为位置位于最小栅格的内部造成的, 这样的版图在制版中因分辨率的限制会对尺寸四舍五入, 造成数据的失真, 甚至可能违反设计规则, 故必须修改。在最高层的offgrid 错误易于修改, 移动该层或线使其位于栅格边界上,在底层的错误要descend 数层后, 修改instance才可完成。

1.2 标准单元版图的设计

1.2.1 标准单元库的定义

整套的标准单元库包括版图库、符号库、电路逻辑库等。包含了组合逻辑、时序逻辑、功能单元和特殊类型单元。是集成电路芯片后端设计过程中的基础部分。一般每个工艺厂商在每个工艺下都会提供相应的标准单元。

1.2.2 标准单元库用途

标准单元库用来为布局布线工具提供支持，导出以下文档用来进行支持：GDSII文件：包含了单元的版图信息，用来合成最终的全芯片版图；

LEF文件：本文件是SOC ENCOUNTER环境下用于进行布局布线的文件，该文件为布局布线工具提供了工艺信息和各个单元的几何特性；

时序文件：时序文件用于Design Complier及其他数字综合工具进行门级综合，用于SOC ENCOUNTER等布局布线工具进行时序优化和调节。

电路逻辑和符号库：用于进行大规模的芯片电路设计。

1.2.3 标准单元库设计流程

标准单元库的设计主要包括电路设计和版图设计记忆文档的提取。其中电路设计环节要确定库容量的确定和时序曲线的优化，在这一设计中要最终确定所需的单元类型和驱动能力，电路设计完毕后进行版图的设计，往往通过全定制的人工设计进行。不过也有一些自动化的工具进行，如CELLERITY和CLIP。

1.3 0.35um 工艺的设计规则