专用集成电路实验报告(优选.)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
最新文件---------------- 仅供参考--------------------已改成-----------word文本 --------------------- 方便更改
赠人玫瑰，手留余香。
专用集成电路实验报告
组合逻辑电路特性
姓名：
学号：
班级：
指导老师：
一、实验目的
1.理解CMOS复杂逻辑门的综合过程及其特性。
2.理解加法器的结构。
二、实验内容
1)利用对偶原理综合CMOS
程，画出三极管级原理图。
2)一个1bit
()()
=⊕⋅+⋅；A、B Co
i A B
C
o A B C
为进位输出；⊕为异或操作，+为或操作，⋅为与操作。
a)画出2bit全加器的门级原理图；
b)通过调整输入的不同位置，下列电路能够实现AND、OR、XOR及其非逻辑的功能，图中的三极管为NMOS。使用多个下列电路实现2bit全加器，画出三极管级原理图。
3)设使用0.25um工艺，NMOS管的尺寸为L = 0.250um，W = 0.375um；PMOS管的尺寸为L = 0.250um，W = 1.125um。对实验内容1和2的电路进行spice仿真。调整实验内容1的器件尺寸和电源电压，观察门的延时；观察和理解实验内容2中加法器的进位延时。
三、实验步骤及过程：
1）
M8
A0
M9
A1
图1 OrCAD画出的三极管级原理图
2)
）
A
B)差分传输管逻辑的与和与非逻辑：
M14
MbreakN
图3 与门（与非门）差分传输管逻辑的或和或非逻辑：
！
M34
MbreakN
图4 或门（或非门）差分传输管逻辑的异或和异或非：
M14
MbreakN
图5 异或门（异或非门）总的2bit全加器的原理图：
M11
MbreakN
M12
AND1
M13
MbreakN
M14
M15
MbreakN
M16
XOR1
M17
MbreakN
M18
MbreakN
M19
MbreakN
M20
AND2
M21
MbreakN
M22
M23
MbreakN
M24
XOR2
M25
MbreakN
M26
MbreakN
M27
MbreakN
M28
OR2
M29
MbreakN
M30
MbreakN
M31
MbreakN
M32
OR1
M33
MbreakN
M34
MbreakN
AND1
A0!
A0
AND1!
B0!
B0
M51
MbreakN
M52
MbreakPD
A0!
A
VCC
A0
M53
MbreakN
M54
MbreakPD
A1!
A1
M55
MbreakN
M56
MbreakPD
B0!
B0
VCC VCC
M57
MbreakN
M58
MbreakPD
B1B1!
VCC
M59
MbreakN
M60
MbreakPD
cin!
cin
VCC
XOR1
XOR1!
A0!
B0!B0
cin
cin！
cin!cin
XOR1
XOR1！
A0
XOR1！
XOR1AND2
SUM0
AND2！
M35
MbreakN
M36
AND3
M37
MbreakN
M38
M39
MbreakN
M40
XOR3
M41
MbreakN
M42
MbreakN
M43
MbreakN
M44
AND4
M45
MbreakN
M46
M47
MbreakN
M48
XOR4
M49
MbreakN
M50
MbreakN
AND3
A1
A1!AND3!
B1
B1!
XOR3
XOR3!
B1
B1!
A1!
AND4！
cout0！
cout0
SUM1!
cout
cout !
XOR3！
XOR3
XOR3！
A1
SUM1
AND4
XOR3
cout0！
cout0
AND1！
AND1
AND2
AND2!
AND4!
AND3
AND3!
AND4
图 6 差分传输管构成的2bit全加器
3）A、调节实验内容1的器件尺寸和电源电压，观察门的延时。
这里设定A0为pulse信号，A1为2.5V，其余都为0V，则Y的输出与
A0反向，输出波形应该类似于反相器。
图3.1 输入和输出波形