微电子集成电路 第5章集成电路版图设计PPT课件
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因 此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。
2020/8/5
16
5.2 版图几何设计规则
版图设计规则：是指为了保证电路的功能和一定 的成品率而提出的一组最小尺寸，如最小线宽、 最小可开孔、线条之间的最小间距、最小套刻间 距等。
设计规则反映了性能和成品率之间可能的最好的 折衷。规则越保守，能工作的电路就越多(即成品 率越高)；然而，规则越富有进取性，则电路性能 改进的可能性也越大，这种改进可能是以牺牲成 品率为代价的。
SiN
PSG
Pad
MET5
IMD4
IMD3
IMD2 IMD1
Ti/TiN PETEOS
MVIA4
MET4
MVIA3
MET3
MVIA2
MET2
W
W MVIA1
SiN
STI
MET1
PSG
W
USG
TiSi2
NN+
N-PKT
PWELL
PP+ P-PKT
NWELL
Fig. MET5 & MVIA5 pattern
35
2020/8/5
36
2020/8/5
37
2020/8/5
38
2020/8/5
39
2020/8/5
40
5.5 版图设计及验证
IC版图设计：基本元器件版图设计、布局和布线及验证
减少闩锁效应
2020/8/5
20
P+、N+有源区设计规则
编 描 述 尺寸
目的与作用
号
2.1 P+、N+有 3.5 保证器件尺寸，
源区宽度
减少窄沟道效应
2.2 P+、N+有 3.5 减少寄生效应
源区间距
2020/8/5
21
Poly层的设计规则
编号 3.1 3.2 3.3 3.4 3.5
描述
多晶硅最小宽 度
描述几何设计规则的方法：微米规则和λ规则。
2020/8/5
17
层次与层次标记
把设计过程 抽象成若干 易于处理的 概念性版图 层次，这些 层次代表线 路转换成硅 芯片时所必 需的掩模图 形。
2020/8/5
层次表示 含义
Nwell
N阱层
Active
N+或P+有源 区层
Poly 多晶硅层
Contact 接触孔层
压焊点离芯片内部图形的距离不应少 于20µm。
布线层选择，尽可能降低寄生效应。
2020/8/5
28
基本门电路版图阅读
层次图例 逻辑图 电路图 版图
2020/8/5
29
2020/8/5
30
2020/8/5
31
2020/8/5
32
2020/8/5
33
2020/8/5
34
2020/8/5
14
2020/8/5
15
5.1 引言
版图(Layout)是集成电路从设计走向制造的桥梁，它包含 了集成电路尺寸、各层拓扑定义等器件相关的物理信息数 据。
设计规则是如何向电路设计及版图设计工程师精确说明工 艺线的加工能力，就是设计规则描述的内容。包括几何设 计规则、电学设计规则、布线规则。
设计规则是各集成电路制造厂家根据本身的工艺特点和技 术水平而制定的。因此不同的工艺，就有不同的设计规则。
尺
目的与作用
寸
90
封装、邦定需要
80 防止信号之间串扰
6.0
保证良好接触
25.0 提高可靠性需要
2020/8/5
25
问题讨论
阱的间距和间距的规则 MOS管的规则 接触
金属与有源区 金属与多晶硅 VDD和VSS（衬底接触）
2020/8/5
26
5.3 电学设计规则
电学设计规则给出的是由具体的工艺参数抽象出 的电学参数，是电路与系统设计模拟的依据。
不同的工艺线和工艺流程，电学参数有所不同。 描述内容：晶体管模型参数、各层薄层电阻、层
与层间的电容等。 几何设计规则是图形编辑的依据，电学设计规则
是分析计算的依据。
2020/8/5
27
5.4 布线规则
电源线和地线应尽可能用金属线走线； 多采用梳状结构，避免交叉。
禁止在一条金属走线的长信号线下平 行走过另一条用多晶硅或扩散区走线 的长信号线。
多晶硅间距
与有源区最小 外间距
多晶硅伸出有 源区
与有源区最小 内间距
尺寸 3.0 2.0 1.0 1.5 3.0
目的与作用 保证多晶硅线的必要电导
防止多晶硅联条
保证沟道区尺寸
保证栅长及源、漏区的截 断
保证电流在整个栅宽范围 内均匀流动
2020/8/5
22
Contact层的设计规则
编号 4.1 4.2
描述 接触孔大小 接触孔间距
尺寸
目的与作用
2.0x2. 0
2.0
保证与铝布线的良好 接触
保证良好接触
4.3
多晶硅覆盖孔
1.0
防止漏电和短路
4.4
有源区覆盖孔
1.5 防止PN结漏电和短路
4.5
有源区孔到栅
1.5 防止源、漏区与栅短
距离
路
4.6
多晶硅孔到有
1.5 防止源、漏区与栅短
源区距离
路
4.7
金属覆盖孔
P-sub
电路
集成电路
版图设计 掩膜版制造 光刻等制造工艺 封装与测试
2020/8/5
6
光刻
涂光刻胶
曝光
显影与后烘
2020/8/5 腐蚀
腐蚀
7
2020/8/5
8
2020/8/5
9
2020/8/5
10
2020/8/5
11
2020/8/5
12
2020/8/5
13
2020/8/5
第5章 集成电路版图设计
2020/8/5
1
标题添加
点击此处输入相 关文本内容
标题添加
点击此处输入相 关文本内容
总体概述
点击此处输入 相关文本内容
点击此处输入 相关文本内容
2
集成电路版图与PCB版图区别
前者包括布线和器件结构 后者只有布线
2020/8/5
3
2020/8/5
4
M5 Sputter MET5 Align UV-CURING MET5 etch HDP-SRO Deposition PE-TEOS deposition
Metal Pad
金属层
焊盘钝化 层
标示图
18
2020/8/5
19
N阱设计规则
编号 1.1 1.2
描述 N阱最小宽度 N阱最小间距
尺寸
(μm )
10.0
10.0
目的与作用
保证光刻精度和器件尺 寸
防止不同电位阱间干扰
1.3 N阱内N阱覆 2.0 保证N阱四周的场注N区
盖P+
环的尺寸
1.4 N阱到N阱外 8.0 N+距离
1.0 保证接触，防止断条
2020/8/5
23
Metal层的设计规则
编号 5.1
描述 金属宽度
尺寸 2.5
目的与作用 保证铝线的良好电导
5.2
金属间距
Байду номын сангаас
2.0
防止铝条短路
2020/8/5
24
Pad层的设计规则
编号 6.1 6.2 6.3 6.4
描述
最小焊盘大小
最小焊盘边间 距
最小金属覆盖 焊盘
焊盘外到有源 区最小距离
2020/8/5
16
5.2 版图几何设计规则
版图设计规则：是指为了保证电路的功能和一定 的成品率而提出的一组最小尺寸，如最小线宽、 最小可开孔、线条之间的最小间距、最小套刻间 距等。
设计规则反映了性能和成品率之间可能的最好的 折衷。规则越保守，能工作的电路就越多(即成品 率越高)；然而，规则越富有进取性，则电路性能 改进的可能性也越大，这种改进可能是以牺牲成 品率为代价的。
SiN
PSG
Pad
MET5
IMD4
IMD3
IMD2 IMD1
Ti/TiN PETEOS
MVIA4
MET4
MVIA3
MET3
MVIA2
MET2
W
W MVIA1
SiN
STI
MET1
PSG
W
USG
TiSi2
NN+
N-PKT
PWELL
PP+ P-PKT
NWELL
Fig. MET5 & MVIA5 pattern
35
2020/8/5
36
2020/8/5
37
2020/8/5
38
2020/8/5
39
2020/8/5
40
5.5 版图设计及验证
IC版图设计：基本元器件版图设计、布局和布线及验证
减少闩锁效应
2020/8/5
20
P+、N+有源区设计规则
编 描 述 尺寸
目的与作用
号
2.1 P+、N+有 3.5 保证器件尺寸，
源区宽度
减少窄沟道效应
2.2 P+、N+有 3.5 减少寄生效应
源区间距
2020/8/5
21
Poly层的设计规则
编号 3.1 3.2 3.3 3.4 3.5
描述
多晶硅最小宽 度
描述几何设计规则的方法：微米规则和λ规则。
2020/8/5
17
层次与层次标记
把设计过程 抽象成若干 易于处理的 概念性版图 层次，这些 层次代表线 路转换成硅 芯片时所必 需的掩模图 形。
2020/8/5
层次表示 含义
Nwell
N阱层
Active
N+或P+有源 区层
Poly 多晶硅层
Contact 接触孔层
压焊点离芯片内部图形的距离不应少 于20µm。
布线层选择，尽可能降低寄生效应。
2020/8/5
28
基本门电路版图阅读
层次图例 逻辑图 电路图 版图
2020/8/5
29
2020/8/5
30
2020/8/5
31
2020/8/5
32
2020/8/5
33
2020/8/5
34
2020/8/5
14
2020/8/5
15
5.1 引言
版图(Layout)是集成电路从设计走向制造的桥梁，它包含 了集成电路尺寸、各层拓扑定义等器件相关的物理信息数 据。
设计规则是如何向电路设计及版图设计工程师精确说明工 艺线的加工能力，就是设计规则描述的内容。包括几何设 计规则、电学设计规则、布线规则。
设计规则是各集成电路制造厂家根据本身的工艺特点和技 术水平而制定的。因此不同的工艺，就有不同的设计规则。
尺
目的与作用
寸
90
封装、邦定需要
80 防止信号之间串扰
6.0
保证良好接触
25.0 提高可靠性需要
2020/8/5
25
问题讨论
阱的间距和间距的规则 MOS管的规则 接触
金属与有源区 金属与多晶硅 VDD和VSS（衬底接触）
2020/8/5
26
5.3 电学设计规则
电学设计规则给出的是由具体的工艺参数抽象出 的电学参数，是电路与系统设计模拟的依据。
不同的工艺线和工艺流程，电学参数有所不同。 描述内容：晶体管模型参数、各层薄层电阻、层
与层间的电容等。 几何设计规则是图形编辑的依据，电学设计规则
是分析计算的依据。
2020/8/5
27
5.4 布线规则
电源线和地线应尽可能用金属线走线； 多采用梳状结构，避免交叉。
禁止在一条金属走线的长信号线下平 行走过另一条用多晶硅或扩散区走线 的长信号线。
多晶硅间距
与有源区最小 外间距
多晶硅伸出有 源区
与有源区最小 内间距
尺寸 3.0 2.0 1.0 1.5 3.0
目的与作用 保证多晶硅线的必要电导
防止多晶硅联条
保证沟道区尺寸
保证栅长及源、漏区的截 断
保证电流在整个栅宽范围 内均匀流动
2020/8/5
22
Contact层的设计规则
编号 4.1 4.2
描述 接触孔大小 接触孔间距
尺寸
目的与作用
2.0x2. 0
2.0
保证与铝布线的良好 接触
保证良好接触
4.3
多晶硅覆盖孔
1.0
防止漏电和短路
4.4
有源区覆盖孔
1.5 防止PN结漏电和短路
4.5
有源区孔到栅
1.5 防止源、漏区与栅短
距离
路
4.6
多晶硅孔到有
1.5 防止源、漏区与栅短
源区距离
路
4.7
金属覆盖孔
P-sub
电路
集成电路
版图设计 掩膜版制造 光刻等制造工艺 封装与测试
2020/8/5
6
光刻
涂光刻胶
曝光
显影与后烘
2020/8/5 腐蚀
腐蚀
7
2020/8/5
8
2020/8/5
9
2020/8/5
10
2020/8/5
11
2020/8/5
12
2020/8/5
13
2020/8/5
第5章 集成电路版图设计
2020/8/5
1
标题添加
点击此处输入相 关文本内容
标题添加
点击此处输入相 关文本内容
总体概述
点击此处输入 相关文本内容
点击此处输入 相关文本内容
2
集成电路版图与PCB版图区别
前者包括布线和器件结构 后者只有布线
2020/8/5
3
2020/8/5
4
M5 Sputter MET5 Align UV-CURING MET5 etch HDP-SRO Deposition PE-TEOS deposition
Metal Pad
金属层
焊盘钝化 层
标示图
18
2020/8/5
19
N阱设计规则
编号 1.1 1.2
描述 N阱最小宽度 N阱最小间距
尺寸
(μm )
10.0
10.0
目的与作用
保证光刻精度和器件尺 寸
防止不同电位阱间干扰
1.3 N阱内N阱覆 2.0 保证N阱四周的场注N区
盖P+
环的尺寸
1.4 N阱到N阱外 8.0 N+距离
1.0 保证接触，防止断条
2020/8/5
23
Metal层的设计规则
编号 5.1
描述 金属宽度
尺寸 2.5
目的与作用 保证铝线的良好电导
5.2
金属间距
Байду номын сангаас
2.0
防止铝条短路
2020/8/5
24
Pad层的设计规则
编号 6.1 6.2 6.3 6.4
描述
最小焊盘大小
最小焊盘边间 距
最小金属覆盖 焊盘
焊盘外到有源 区最小距离