电子创新设计报告

附录 2-8-1 74LS21D 引脚图
输入
输出
A
B
C
D
Y
1
1
1
1
1
0
×
×
×
0
×
0
×
×
0
×
×
0
×
0
×
×
×
0
0
附录 2-8-2 74LS21D 功能表
第 13 页
9) 74LS00D
附录 2-9-1 74LS00D 引脚图
输入
A
B
1
1
0
×
×
0
附录 2-9-2 74LS00D 功能表
输出 Y 0 1 1
第1页
第二章 设计方案 2.1 设计任务和要求（技术指标）
（1）能显示 23h59m59s。 （2）具有校时，校分功能。 （3）整点时报时功能，要求整点差 10s 开始每隔 1s 鸣叫一响，共五响， 每响持续时间为 1s，前四次 500Hz 声音，最后一次 1000Hz。 （4）具有闹钟功能（每天六点起床闹铃一分钟）。
0
导通
1
V CO
< VCO
>1/3VCC
不变
不变
1
V CO
<1/3VCC
1
截止
附录 2-1-2 555 功能表
2） 74LS192N
附录 2-2-1 74LS192N 引脚图 第8页
附录 2-2-2 74LS192N 功能表
3） 74LS48D
附录 3-1 74LS48D 引脚图
74ls48 功能表—七段译码驱动器功能表
5
H
x 0101 H
1011011
6
H
x 0110 H
0011111
7
H
x 0111 H
1110000
8
H
x 1000 H
1111111
9
H
x 1001 H
1110011
10 H x 1 0 1 0 H 0 0 0 1 1 0 1
11 H x 1 0 1 1 H 0 0 1 1 0 0 1
12
H
x 1100 H
附录 2-6-1 74LS08D 引脚 图
输入
A
B
1
1
0
×
×
0
附录 2-6-2 74LS08D 功能 表
输出 Y 1 0 0
7) 74LS11D
附录 2-7-1 74LS11D 引脚图 第 12 页
输入
输出
A
B
C
Y
1
1
1
1
0
×
×
0
×
×
0
0
0
×
×
0
附录 2-7-2 74LS11D 功能表
8) 74LS21D
评审等级
南京师范大学
电气与自动化工程学院
课程设计报告
（2013 —2014 学年第 二学期）
题 目： 班 级： 姓 名： 专 业： 设计时间：
数字钟设计
08 学 号： 21120834 唐一夫
电气工程及其自动化 2014/6/18—2014/6/24
第一章 前言
20 世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎 渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的 提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越 快。
1111111
4
续附录 2-3-2 74LS48D 功能表
4） 74HC42D
附录 2-4-1 74HC42D 引脚图 第 10 页
附录 2-4-2 74HC42D 功能表
5） D 触发器
附录 2-5-1 D 触发器引脚图
Qn
D
Q n1
0
0
0
0
1
1
1
0
0
1
1
1
第 11 页
6) 74LS08D
附录 2-5-2 D 触发器特性图
第 15 页
12) 74LS32D
附录 2-12-1 74LS32D 引脚图
输入
A
B
0
0
1
×
×
1
附录 2-12-2 74LS32D 功能表
输出 Y 0 1 1
第 16 页
第 17 页
第6页
图 3-8-1 报时电路
3.9 总接线图
第7页
附录二 芯片引脚图与功能表 1） LM555CN
附录 2-1-1 555 引脚
图
R
CO
TH
TR
OUT
D
0
0
导通
1
悬空
>2/3VCC
>1/3VCC
0
导通
1
悬空
<2/3VCC
>1/3VCC
不变
不变
1
V CO
<1/3VCC
1
截止
1
V CO
> VCO
>1/3VCC
图 3-3-1 中，U5,U6 是十进制计数器，U6 的进位信号作为 U5 的时间信号， 74LS90N 计数器是十进制异步计数器，用置零的方法实现六十进制计数，U5 和 与非门构成六十进制，其中与非门输出秒/分进位信号。
3.4 由两片 74HC192N 构成 24 进制计数器
图 3-4-1 中，U15,U16 是十图进3-制3-计1 数60器进，制U计1数6 器的进位信号作为 U15 的时间信 号，74LS90N 计数器是十进制异步计数器，用置零的方法实现二十四进制计数， U15 和与非门构成二十四进制，其中与非门输出低电平触发计数器置零。
数字钟是采用数字电路实现对时、分、秒，数字显示的计时装置，广泛用 于个人家庭，车站，码头、办公室等公共场所，成为人们日常生活中不可少的 必需品，由于数字集成电路的发展和石英振荡器的广泛应用，使得数字钟的精 度远远超过老式钟表，钟表的数字化给人们生产生活带来了极大地方便，而且 大大地扩展了钟表原先的报时功能。诸如定时自动报警、校时自动打铃、时间 程序自动控制、定是广播、自动启闭路灯、定时开关烘箱、通断动力设备，甚 至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此， 研究数字钟及扩大其应用有着非常现实的意义。
0100011
13 H x 1 1 0 1 H 1 0 0 1 0 1 1
14 H x 1 1 1 0 H 0 0 0 1 1 1 1
15 H x 1 1 1 1 H 0 0 0 0 0 0 0
BI x
x xxxx L
0000000
2
RBI H
L 0000 L
0000000
3
LT L
x xxxx H
第4页
图 3-4-1 24 进制计数器
3.5 由 74LS48D 与七端口共阴数码管构成显示电路
74LS48D 的输入端 ABCD 接 74HC192N 计数器的输出端，74LS48D 的输出端接 数码管的 ABCDEFG，将数码管接地。
3.6 由逻辑门和开关构成校时，校分电路
第5页
如图 3-6-1，当开关 A 断开时，电路进行正常的计时工作；当开关 A 闭合时， 就可以自动进行校时/分。当然也可以手动校准时间，这是需要不断地闭合、断 开开关，每次只改变一个数。
图 3-1-1 555 定时器脉冲发生器
3.2 千分频电路
分频原理是在 74LS192N 的输出端子中，从低位输入 10 个脉冲才从高位输出
第3页
1 个脉冲，这样一片 74LS192N 就可以起十分频的作用，三个 74LS192N 串联就构 成了千分频的电路，输出的便是 1HZ 的标准脉冲信号。
3.3 由两片 74HC192N 构成 60 进制计数器
十进
输入
输出
数
BI/RB
备注
或功 LT RBI D C B A O
abcdefg
能
0
H
H 0000 H
1111110
1
H
x 0001 H
0110000
1
2
H
x 0010 H
1101101
3
H
x 0011 H
1111001
附录 2-3-2 74LS48D 功能表 第9页
4
H
x 0100 H
0110011
图 2-2-1 原理框图 第2页
第三章 单元电路的设计 3.1 脉冲信号发生器
脉冲形成电路为 555 计时器组成的振荡电路。考虑到时钟对精度要求较高， 故在时钟电路中由 555 振荡电路产生频率为 1KHz 的脉冲信号。555 振荡器的参 数确定：T=0.7(R1+2R2)C=1ms，f=1/t=1KHZ，故可令 R2=5KΩ,R1 为可变电阻， C=0.1uF。
时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前 的时间。忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。 但是，一旦重要事情，一时的耽误可能酿成大祸。例如，许多火灾都是由于人 们一时忘记了关闭煤气或是忘记充电时间。尤其在医院，每次护士都会给病人 作皮试，测试病人是否对药物过敏。注射后，一般等待 5 分钟，一旦超时，所 作的皮试试验就会无效。手表当然是一个好的选择，但是，随着接受皮试的人 数增加，到底是哪个人的皮试到时间却难以判断。所以，要制作一个定时系统。 随时提醒这些容易忘记时间的人。
2.2 设计方案及可实施的原理框图
（1）用 555 定时器构成多谐振荡器。 （2）用三片 74LS192N 构成分频器。 （3）用两个 60 进制的计数器构成秒计时，分计时电路；一个 24 进制的计 数器构成时计时电路。 （4）用 74LS48D 与七端口共阴数码管构成显示电路。 （5）用开关构成清零电路。 （6）用逻辑门电路构成校时，校分，整点报时电路。 （7）用 74HC42D 和逻辑门构成闹钟电路。
3.8 由逻辑门电路构成整点报时电路
如图 3-8-1，四输入与门 U35B 接分计数器的“59”，四输入与门 U35A 接秒 计数器的“51-59”。当 U37 的 QD 输出为高电平时，U27A 输出低电平，U34B 输 出高电平，故 1000Hz 的信号进入；当 U37 的 QD 输出为低电平时，U27A 输出高 电平，U34B 输出低电平，故 500Hz 的信号进入。二输入与门 U34C 接 1kΩ电阻， 再接到三极管的基极，就可以产生“51-59”，四“500Hz”，一“1000Hz”的声 音。
10) 74LS10N
附录 2-10-1 74LS10N 引脚图 第 14 页
输入
输出
A
B
C
Y
1
1
1
0
0
×
×
1
×
0Байду номын сангаас
×
1
×
×
0
1
附录 2-10-2 74LS10N 功能表
11) 74LS02D
附录 2-11-1 74LS02D 引脚图
输入
A
B
0
0
1
×
×
1
输出 Y 1 0 0
附录 2-11-2 74LS02D 功能表