DSP-重点--（仅供参考）

DSP-重点--（仅供参考）

第一章 DSP技术概要

1.DSP的含义

①数字信号处理是采用数值计算的方法对信号进行处理的一门科学

②数字信号处理器则是一种用于数字信号处理的可编程微处理器

2.2.D SP系统的基本结构

DSP系统的基本结构P1

3.计算机的总线结构

（1）冯?诺依曼总线示意图P2

（2）哈佛结构和改进哈佛结构示意图P3

（3）计算机的总线结构分为：冯诺依曼结构和哈佛结构。多数微处理器和单片机采用冯诺依曼结构，对指令的执行只能串行进行，而不能并行进行，所以处理速度慢，数据吞吐量低，只含一条内部总线和数据总线

DSP采用的是改进型哈佛总线结构。哈佛结构的程序存储器和数据存储器是分开的。有多条独立的程序总线和数据总线。PAB（程序地址总线）PDB(程序数据总线）PCB（程序控制总线）DAB（数据数据总线）DCB （数据控制总线）它们可以同时对程序和数据进行寻址和读写。因此指令的执行和对数据的访问可以并行进行，使CPU的运行速度和处理能力都得以大幅度提高。改进型哈佛结构的改进之处是：在数据总线和程序总线之间有布局的交叉连接，也就是说，在程序空间和数据空间之间有相互访问的能力，从而增加了存储器访问的灵活性，提高了DSP的运行效率。

DSP的哈佛总线改进之处体现在（1）片内RAM可以映像至数据空间，也可以映像至程序空间（2）片内ROM 可以映像至程序空间，也可以映像至数据空间（3）具有装载功能

4.DSP芯片内集成有硬件乘法器和乘加单元，没有除法硬件。

5.DSP芯片具有硬件重复循环机制，进入重复机制的指令会自动

变为单周期指令，大大减少了执行时间。

6.TI公司发展起三大系列的DSP芯片TMS320C2000 TMS320C5000 TMS320C6000系列

①TMS320C2000该系列是作测控应用的16位/32定点DSP，执行速度最高达150MIPS,有两个系列C24X、C28X

②TMS320C5000该系列是低功耗的16位定点DSP，处理速度最高可达600MIPS，有C54X和C55X两个系列

③TMS320C6000该系列是高性能的32位DSP，C6000中又分三个系列C62XX、C64XX和C67XX，其中C62XX、C64XX是定点DSP，C67XX是浮点DSP。

7.ADI公司的DSP主要有4个系列

①ADSP21XX系列，主要以218X和219系列为代表

②SHARC系列，该系列是32位浮点DSP

③Tiger SHARC系列，该系列比SHARC系列具有更高的浮点运算功能

④Blackfin系列，低功耗高性能的16/32位DSP

8.DSP芯片的分类

①按照数据格式分类分为定点DSP和浮点DSP

定点DSP以定点数据格式工作，数据长度通常为16/32位，其特点：成本较低，功耗小，数值表示范围较窄，编程难度大，有混合小数运算时，必须使用定点定标方法

浮点DSP以浮点数据格式工作，数据长度通常为32/64位，特点：开发较容易，更适合大量数字信号处理运算的应用场合，硬件结构相对复杂，功耗较大，且比定点DSP价格高，通常浮点芯片使用在对数据动态范围和精度要求较高的系统中。

②按芯片用途分类分为通用型DSP和专用型DSP

通用型DSP可编程和处理能力强，适用于普通的数字信号处理应用。

专用型DSP为实现不同算法而专门设计的芯片，运算速度较高，编程能力有限，使用灵活性较差

第二章TMS320C54X硬件结构及原理

1.C54X的内部结构

C54X DSP的内部结构主要由C54X CPU内核、片内存储器、片内外围设备（简称片内外设）三大部分组成。多总线的哈佛结构C54X片内配置了8套16位的地址总线和数据总线，用以实现CPU与片内存储器的数据交换，片内还有一套外设总线，通过6通道的直接存储器访问（DMA）可以实现片内外设的数据传送。

C PU内核 C54X CPU内含有一个40位算术逻辑运算单元（ALU）和两个40位的累加器（ACCA、ACCB）C54X 片内存储空间:C54X片内集成了3ROM和RAM

C54X的片内外设

包括带有片内锁相环（PLL）的时钟发生器；带4位预定标器的16位可编程定时器，支持全双工操作的多缓冲串行口；与主机通信的8/16位的并行主机接口（HPI）；6通道DMA控制器，软件可编程等待状态发生器和可编程分区转换逻辑电路；多条通用的数字I/O接口，具有符合IEEE-1149.1标准的片内仿真接口等。C54X的节电模式提供可编程选择的节电模式：IDLE1 IDLE2 IDLE3（最省电）

C54X的总线结构

C54X采用了多总线结构，由8套16位的内部总线组成

②2套程序存储器操作总线：程序地址总线PAB、程序总线PB

②6套数据存储器操作总线：数据地址总线CAB DAB EAB，数据数据总线CB DBEB

程序存储器操作总线

程序地址总线PAB为CPU提供取指令和写指令时所需的地址，CPU可以通过程序总线PB读取程序存储器的指令代码和立即数，或通过数据总线EB进行程序的写操作，程序存储器的数据会经过PB总线传至数据存储器

9.数据存储器操作总线

数据地址总线CAB DAB EAB负责传送指令执行时所需要的数据存储地址总线CB DB EB负责读/写数据的传送，内部总线使用情况：

①单数据操作数（Smem）的读使用DAB和DB，单数据的写操作使用EAB和EB

②读取长数据操作数（Lmem）时CAB和CB分别提供高16位数据的地址和数据，DAB和DB分别提供低16位数据的地址和数据

③读取双数据操作数（Xmem，Ymem）时，由DAB给出Xmen 的地址从DB上读取数据，Ymem的地址及数据分别取自CAB和CB 总线

④片内提供一套与片内外设通信的双向总线

10.累加器

C54X CPU内有两个40位的累加器A和B，每个累加器都有三个组成部分：低15~0高16~31和8位保护位39~32.保护位的作用：在数值计算中，当出现32位有符号运算溢出时，可以用来保存溢出结果，增大了计算结果的动态范围，提高了定点运算的精度。

11.指数编码器（计算）

指数编码器是用来求累加器中数据指数的专业硬件，浮点数据格式的数字信号处理中特别有用，它在计算要求精度高，需要采用CPU的状态和控制寄存器

①C54X CPU有3个状态和控制寄存器，分别是状态寄存器ST0、ST1和处理器模式状态寄存器PMST。

②对ST0 、ST1进行访问或修改的方法

-用指令SSBX或RSBX对ST0、ST1的某些位置位或清零

-用装载指令LD给ST0、ST1的某些位加载数据

-用存储指令STM等给ST0、ST1加载设定值

13.C54X的存储空间分为3个独立空间

程序空间、数据空间、I/O空间

程序存储器基本空间64K字，最大可扩展至8M字

数据存储器空间64K字，I/O空间64K字

14.程序存储器（第0页） P30

①程序空间用于存放指令代码和常系数表格

②程序存储器第0页的地址0000h~FFFFh